氏名

ヤナギサワ マサオ

柳澤 政生

職名

教授

所属

(基幹理工学部)

連絡先

メールアドレス

メールアドレス
myanagi@waseda.jp

住所・電話番号・fax番号

住所
〒169-8555新宿区 大久保3-4-1 
電話番号
03-5286-3392
fax番号
03-3204-4875

URL等

WebページURL

http://www.yanagi.cs.waseda.ac.jp/

研究者番号
30170781

本属以外の学内所属

兼担

理工学術院(大学院基幹理工学研究科)

学内研究所等

システムLSI研究所

研究員 2008年-2010年

理工学総合研究センター

兼任研究員 1989年-2006年

バイオインフォマティクス研究所

研究員 2004年-2006年

アドバンストチップマルチプロセッサ研究所

研究員 2004年-2008年

アドバンストマルチコアプロセッサ研究所

研究員 2009年-2010年

ITバイオ研究所

研究員 2005年-2009年

メディアネットワークセンター

兼任研究員 2010年-2012年

ITバイオ・マイニング研究所

研究所員 2010年-2013年

アンビエントSoC研究所

研究所員 2011年-2013年

アドバンストマルチコアプロセッサ研究所

研究所員 2010年-2014年

アドバンストマルチコアプロセッサ研究所

研究所員 2014年-2018年

アンビエントロニクス研究所

研究所員 2018年-

理工学術院総合研究所(理工学研究所)

兼任研究員 2006年-2018年

理工学術院総合研究所(理工学研究所)

兼任研究員 2018年-

学歴・学位

学歴

-1981年 早稲田大学 理工学部 電子通信学科
-1986年 早稲田大学 理工学研究科 電気工学

学位

工学博士 課程 早稲田大学

経歴

1986年-1987年カリフォルニア大学バークレー校 研究員
1987年-1991年拓殖大学 助教授
1991年-1998年早稲田大学 助教授
1994年-1994年ドイツ・パッサウ大学 客員教授
1998年-早稲田大学 教授

所属学協会

電子情報通信学会

情報処理学会

電気電子工学会

計算機学会

日本オペレーションズ・リサーチ学会

受賞

電気通信普及財団賞

2011年03月

海洋調査技術学会技術賞

2008年

ASP-DAC '95 最優秀論文賞

1995年

安藤博記念学術奨励賞

1990年

丹羽記念賞

1988年

研究分野

キーワード

アルゴリズムとデータ構造、電子デバイス・機器工学、システム工学、計算機科学、システム情報(知識)処理、バイオシステム工学、計算機アーキテクチャ、設計自動化、バイオインフォマティクス、SoC設計技術、計算機科学、計算機支援設計(CAD)

科研費分類

工学 / 電気電子工学 / 制御・システム工学

情報学 / 計算基盤 / 計算機システム

情報学 / 情報学フロンティア / 生命・健康・医療情報学

共同研究希望テーマ

システム・オン・チップ設計技術

希望連携機関:産学連携、民間を含む他機関等との共同研究等

目的:共同研究

バイオインフォマティックス

希望連携機関:産学連携、民間を含む他機関等との共同研究等

目的:共同研究

研究テーマ履歴

情報処理システム(SoC)設計およびその計算機支援設計手法

研究テーマのキーワード:計算機支援設計,SoC(システムLSI),情報処理システム

機関内共同研究

再構成可能計算機システム

研究テーマのキーワード:再構成可能計算機,FPGA,大規模集積回路

国際共同研究

2000年-バイオインフォマティックス

国内共同研究

計算機支援設計

機関内共同研究

マルチメディア情報通信システム設計

個人研究

計算幾何学

個人研究

論文

A Thermal-Aware High-Level Synthesis Algorithm for RDR Architectures through Binding and Allocation

Kazushi Kawamura, Masao Yanagisawa, and Nozomu Togawa

IEICE Transactions on Fundamentals of Electronics, Communications and Computer SciencesE96-A(1)p.312 - 3212013年01月-

Scan-Based Attack on AES through Round Registers and Its Countermeasure

Youhua Shi, Nozomu Togawa, and Masao Yanagisawa

IEICE Transactions on Fundamentals of Electronics, Communications and Computer SciencesE95-A(12)p.2338 - 23462012年12月-

A Locality-Aware Hybrid NoC Configuration Algorithm Utilizing the Communication Volume among IP Cores

SeungJu Lee, Masao Yanagisawa, and Nozomu Togawa

IEICE Transactions on Fundamentals of Electronics, Communications and Computer SciencesE95-A(9)p.1538 - 15492012年09月-

MH4 : multiple-supply-voltages aware high-level synthesis for high-integrated and high-frequency circuits for HDR architectures

Shin-ya Abe, Youhua Shi, Masao Yanagisawa, and Nozomu Togawa

IEICE Electronics ExpressVol. 9(No. 17)p.1414 - 14222012年09月-

Energy-efficient High-level Synthesis for HDR Architectures

Shin-ya Abe, Masao Yanagisawa, and Nozomu Togawa

IPSJ Trans.on System LSI Design MethodologyVol. 5p.106 - 1172012年08月-

A Fast Weighted Adder by Reducing Partial Product for Reconstruction in Super-Resolution

Hiromine Yoshihara, Masao Yanagisawa, and Nozomu Togawa

IPSJ Trans.on System LSI Design MethodologyVol. 5p.96 - 1052012年08月-

Integrating Wearable Sensor Technology into Project-management Process

Koji Ara, Tomoaki Akitomi, Nomuo Sato, Kunio Takahashi, Hideyuki Maeda, Kazuo Yano, and Masao Yanagisawa

Electronic Preprint for Journal of Information ProcessingVol. 20(No. 2)2012年04月-

AUV navigation around jacket structures I: relative localization based on multi-sensor fusion

Toshihiro Maki, Hayato Mizushima, Tamaki Ura, Takashi Sakamaki and Masao Yanagisawa

Journal of Marine Science and TechnologyVol.17(No. 3)p.330 - 3392012年03月-

Robust Secure Scan Design Against Scan-Based Differential Cryptanalysis

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEEE Transactions on very large scale integration (VLSI) systemsvol. 20(No. 1)2012年01月-

Greedy Algorithm fot he On-Chip Decoupling Capacitance Optimization to Satisfy the Voltage Drop Constraint

Mikiko Sode Tanaka, Nozomu Tagawa, Masao Yanagisawa, and Satoshi Goto

IEICE Trans. on Fundamentals of Electronics, Communications and Computer SciencesVol.E94-A(No. 12)p.2482 - 24892011年12月-

2基のハイドロフォンアレイを用いたマッコウクジラの集団潜水行動への考察

廣津良、裏環、小島淳一、杉松治美、Rajendar Bahl、柳澤政生

日本音響学会誌67巻(11号)p.499 - 5092011年10月-

Greedy Optimization Algorithm for the Power/Ground Network Design to Satisfy the Voltage Drop Constraint

Mikiko Sode Tanaka, Nozomu Tagawa, Masao Yanagisawa, and Satoshi Goto

IEICE Trans. on Fundamentals of Electronics, Communications and Computer SciencesVol.E94-A(No.4)p.1082 - 10902011年04月-

柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法

多和田雅師、柳澤政生、大附辰夫、戸川望

電子情報通信学会VLSI設計技術研究会VLD2010-118p.13 - 182011年03月-

スクラッチパッドメモリとコード配置最適化による低エネルギーASIP合成手法

嶋田吉倫、史又華、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2010-120p.25 - 302011年03月-

エッジ情報を用いたAngular イントラ予測モード高速決定手法

徳満健太、蝶野慶一、先崎健太、仙田裕三、戸川望、柳澤政生、大附辰夫

電子情報通信学会総合大会2011年03月-

Scan Vulnerability in Elliptic Curve Cryptosystems

Ryuta Nara, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IPSJ Trans.on System LSI Design MethodologyVol. 4p.47 - 592011年02月-

A Fast Selector-Based Subtract-Multiplication Unit and its Application to Butterfly Unit

Youhei Tsukamoto, Masao Yanagisawa, Tatsuo Ohtsuki, and Nozomu Togawa

IPSJ Trans.on System LSI Design MethodologyVol. 4p.60 - 692011年02月-

SASEBO-GIIを使用したAESに対するスキャンベース攻撃の実装実験

奈良竜太、小寺博和、柳澤政生、大附辰夫、戸川望

2011年暗号と情報セキュリティシンポジウム(SCIS2011)1D1-2p.1 - 82011年01月-

Busmesh NoC: A Novel NoC Architecture Comprised of Bus-based Connection and Global Mesh Routers

SeungJu Lee, Masao.Yanagisawa, Tatsuo. Ohtsuki, and Nozomu. Togawa

IEEE APCCAS 2010p.712 - 7152010年12月-

A Fast Selector-Based Subtract-Multiplication Unit and its Application to Radix-2 Butterfly Unit

Youhei Tsukamoto, Masao. Yanagisawa, Tatsuo. ohtsuki, and Nozomu. Togawa

IEEE APCCAS 2010p.1083 - 10862010年12月-

VLSI Implementation of a Fast Intra Prediction Algorithm for H.264/AVC Encoding

Youhua Shi, Kenta Tokumitsu, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEEE APCCAS 2010p.1139 - 11422010年12月-

Scan-Based Side-Channel Attack against RSA Cryptosystems Using Scan Signatures

Ryuta Nara, Kei Satoh, Masao Yanagisawa, Tatsuo Ohtsuki, and Nozomu Togawa

IEICE Trans. on Fundamentals of Electronics, Communications and Computer SciencesVol. E93-A(No. 12)p.2481 - 24892010年12月-

FIFOをキャッシュ置換えポリシとする正確なキャッシュ構成シミュレーションの高速化

多和田雅師、柳澤政生、大附辰夫、戸川望

電子情報通信学会 デザインガイア2010VLD 2010-64p.55 - 602010年11月-

A Throughput-aware BusMesh NoC Configuration Algorithm Utilizing the Communication Rate between IP Cores

SeungJu Lee, Masao Yanagisawak Tatsuo Ohtsuki, and Nozomu Togawa

The 16th Workshop on Synthesis and System Integration of Mixed Information Technologiesp.96 - 1012010年10月-

組み込みアプリケーションを対象とした2階層キャッシュメモリにおけるキャッシュ/バス構成最適化手法

渡辺信太、戸川望、柳澤政生、大附辰夫

情報処理学会DAシンポジウム2010p.57 - 622010年09月-

FIFOとPLRUをキャッシュ置換ポリシとする高速なキャッシュ構成シミュレーション手法

多和田雅師、柳澤政生、大附辰夫、戸川望

情報処理学会DAシンポジウム2010p.63 - 682010年09月-

RDRアーキテクチャを対象としたフォールトセキュア高位合成手法

田中翔、柳澤政生、大附辰夫、戸川望

情報処理学会DAシンポジウム2010p.69 - 742010年09月-

Constant-scan-based attack and its countermeasure for crypto hardware implementations

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

情報処理学会DAシンポジウム2010p.75 - 802010年09月-

RSA暗号に対するスキャンベース攻撃の評価実験

奈良竜太、柳澤政生、大附辰夫、戸川望

電子情報通信学会ソサイエティ大会p.682010年09月-

Improved Launch for Higher TDF Coverage with Fewer Test Patterns

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEEE Transactions on Computer-Aided Design of Integrated Circuits and SystemsVol. 29?(No. 8)p.1294 - 12992010年08月-

MANETにおけるSIPサーバレスシステム

下坂知輝、戸川望、柳澤政生、大附辰夫

マルチメディア,分散,協調とモバイルシンポジウム(DICOMO2010)論文集p.1919 - 19272010年07月-

携帯電話GPSの測位誤差測定に基づく道路標識とランドマークを用いた位置特定システムの改良

田口真史、児島伴幸、柳澤政生、大附辰夫、戸川望

マルチメディア,分散,協調とモバイルシンポジウム(DICOMO2010)論文集p.968 - 9752010年07月-

Performance-driven High-level Synthesis with Floorplan for GDR Architectures and its Evaluation

Akira Ohchi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

ISCAS 2010p.921 - 9242010年05月-

State-dependent Changeable Scan Architecture against Scan-based Side Channel Attacks

Ryuta Nara, Hiroshi Atobe, Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

ISCAS 2010p.1867 - 18702010年05月-

一般化レジスタ分散アーキテクチャを対象とした高位合成手法とその評価

大智輝、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2010-1 p.19 - 242010年05月-

RSA暗号に対するスキャンベース攻撃

奈良竜太、佐藤圭、戸川望、柳澤政生、大附辰夫

第23回 回路とシステム軽井沢ワークショップp.197 - 2022010年04月-

常時着用型センサ"ビジネス顕微鏡"による組織変革

荒宏視、佐藤信夫、矢野和男、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.109(No.462)p.43 - 472010年03月-

道路標識とランドマークを用いた歩行者位置特定システムと実地調査による評価

児島伴幸、山根和也、柳澤政生、大附辰夫、戸川望

情報処理学会論文誌Vol. 51(No.3)p.899 - 9132010年03月-

歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価

児島伴幸、柳澤政生、大附辰夫

電子情報通信学会ITS研究会Vol.109(No.414)p.153 - 1582010年02月-

アドホックネットワークにおけるクラスタの接続性とクラスタヘッドの負荷分散を考慮したルーティング

板橋裕介、戸川望、柳澤政生

電子情報通信学会AN研究会Vol.109(No.381)p.85 - 902010年01月-

複数のグループを持つ無線アドホックネットワークにおける衝突回避型マルチキャストプロトコル

竹内博是、戸川望、柳澤政生

電子情報通信学会AN研究会Vol.109(No.381)p.95 - 1002010年01月-

Scan-Based Attack against Elliptic Curve Cryptosystems

Ryuta Nara, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEEE 15th Asia and South Pacific Design Automation Conference (ASP-DAC 2010)p.407 - 4122010年01月-

部分マッチングを考慮しMISO構造に対応した専用演算器合成手法

橋本識弘、戸川望、柳澤政生

電子情報通信学会VLSI設計技術研究会Vol.109(No.393)p.89 - 942010年01月-

Localization of sperm whales in a group using clicks received at two separated short baseline arrays

Ryo Hirotsu, Tamaki Ura, Junichi Kojima, and Rajender Bahl

Journal of the Acoustical Society of AmericaVol.127(Issue.1)p.133 - 1472010年01月-

A Scan-Based Attack Based on Discriminators for AES Cryptosystems

Ryuta Nara, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEICE Transactions on Fundamentals of ElectronicsVol.E92-A(No.12)p.3229 - 32372009年12月-

組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法

小林優太、戸川望、柳澤政生

電子情報通信学会VLSI設計技術研究会Vol.109(No.315)p.37 - 422009年12月-

2階層キャッシュメモリにおけるシミュレーションベースのバス幅最適化手法

渡辺信太、戸川望、柳澤政生

電子情報通信学会VLSI設計技術研究会Vol.109(No.315)p.43 - 482009年12月-

Design-for-Secure- Test for Crypto Cores

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEEE International Test Conference (ITC)2009年11月-

X-Handling for Current X-Tolerant Compactors with More Unknowns and Maximal Compaction

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEICE Trans. on Fundamentals of Electronics Communications and Computer ScienceVol.E92-A(No.12)p.3119 - 31272009年10月-

セレクタ論理を用いた高速な差積演算器の設計とバタフライ演算への応用

塚本洋平、戸川望、柳澤政生

電子情報通信学会SIP研究会Vol.109(No.226)p.101 - 1062009年10月-

Unified Dual-Radix Architecture for Scalable Montgomery Multiplications in GF(P) and GF(2n)

Kazuyuki Tanimura, Ryuta Nara, Shunitsu Kohara, Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEICE Trans. on Fundamentals of Electronics Communications and Computer ScienceVol.E92-A(No.9)p.2304 - 23172009年09月-

IEEE802.11nに対応した高効率列処理演算器による高スループットイレギュラーLDPC復号器の実装と評価

長島諒侑、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.109(No.201)p.51 - 562009年09月-

ディジタルメディア向け動的再構成型プロセッサFE-GAへのDFGマッピングとその自動化手法

田村亮、戸川望、柳澤政生、大附辰夫、佐藤真琴

電子情報通信学会VLSI設計技術研究会Vol.109(No.201)p.57 - 622009年09月-

楕円曲線暗号に対するスキャンベース攻撃

奈良竜太、戸川望、柳澤政生、大附辰夫

DAシンポジウム2009Vol.2009(No.7)p.197 - 2022009年08月-

道路標識とランドマークを用いた歩行者位置特定システムと実地調査による評価

児島伴幸、山根和也、戸川望、柳澤政生、大附辰夫

マルチメディア,分散,協調とモバイルシンポジウム(DICOMO2009)p.457 - 4662009年07月-

Handling More X’s Using Current X-Tolerant Compactors with Maximal Compaction

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEEE European Test Symposium (ETS)2009年05月-

ビットレベル処理を考慮したセレクタ帰着型重み付き加算器

原智昭、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.109(No.34)p.7 - 122009年05月-

一般化レジスタ分散アーキテクチャを対象としたフロアプラン指向高位合成手法

大智輝、戸川望、柳澤政生、大附辰夫

第22回回路とシステム軽井沢ワークショップp.438 - 4432009年04月-

連携処理を考慮したネットワークプロセッサへの処理割り当て手法

齊藤啓太、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.108(No.478)p.147 - 1522009年03月-

Odd-Even Turn Modelを対象としたNoCの負荷分散による遅延時間削減手法

脇田慎吾、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.108(No.478)p.153 - 1582009年03月-

フロアプランを考慮した高位合成のための高速なモジュール配置手法

佐藤亘、大智輝、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.108(No.412)p.93 - 982009年01月-

アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法

渡辺隆行、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.108(No.414)p.99 - 1042009年01月-

組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法

吉田陽信、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.108(No.414)p.141 - 1462009年01月-

命令メモリアクセス数削減に基づく低エネルギーASIP合成手法

小林優太、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.108(No.414)p.147 - 1522009年01月-

ルータの負荷分散と制御パケット数削減を目的としたエニーキャスト経路選択手法

横田雅之、戸川望、柳澤政生、大附辰夫

電子情報通信学会NS研究会Vol.108(No.359)p.13 - 182008年12月-

高速移動体のためのNEMOを用いた高速ハンドオフ手法

田中敦樹、戸川望、柳澤政生、大附辰夫

電子情報通信学会NS研究会Vol.108(No.359)p.89 - 942008年12月-

周辺回路を含むAES-LSIへのスキャンベース攻撃

奈良竜太、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.108(No.298)p.49 - 532008年11月-

組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法

東條信明、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.108(No.298)p.97 - 1022008年11月-

MANETにおけるGPSの位置情報を用いたハイブリッド型ルーティングプロトコル

三浦俊祐、戸川望、柳澤政生、大附辰夫

電子情報通信学会AN研究会Vol.108(No.251)p.17 - 222008年10月-

Classification of Sperm Whale Clicks and Triangulation for Real-Time Localization with SBL Arrays

Ryo Hirotsu, Tamaki Ura, Junichi Kojima, Harumi Sugimatsu, Rajendar Bahl, and Masao Yanagisawa,

Proc. of OCEANS' 08 IEEE/MTS Quebec Canada2008年09月-

再構成型プロセッサFE-GAへのデータフローグラフマッピング手法

本間雅行、田村亮、戸川望、柳澤政生、大附辰夫、佐藤真琴

電子情報通信学会VLSI設計技術研究会Vol.108(No.224)p.7 - 122008年09月-

ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法

田村亮、本間雅行、戸川望、柳澤政生、大附辰夫、佐藤真琴

電子情報通信学会VLSI設計技術研究会Vol.108(No.224)p.13 - 182008年09月-

ビットレベル式変形によるセレクタ帰着型バタフライ演算器の設計と評価

名村健、戸川望、柳澤政生、大附辰夫、外村元伸

電子情報通信学会VLSI設計技術研究会Vol.108(No.224)p.31 - 362008年09月-

道路ネットワーク分割に基づく高速エリア略地図生成手法

松本和也、戸川望、柳澤政生、大附辰夫

電子情報通信学会ITS研究会Vol.108(No.171)p.25 - 302008年07月-

屋内環境におけるユーザの経路嗜好調査とこれに基づく経路探索手法

山岸敬弘、戸川望、柳澤政生、大附辰夫

電子情報通信学会ITS研究会Vol.108(No.171)p.31 - 362008年07月-

歩行者ナビゲーションにおける道路標識を用いた位置特定システムのための撮影状況に依存した認識度調査

児島伴幸、戸川望、柳澤政生、大附辰夫

電子情報通信学会ITS研究会Vol.108(No.171)p.37 - 422008年07月-

セレクタ論理を用いたバタフライ演算器の設計

名村健、戸川望、柳澤政生、大附辰夫、外村元伸

電子情報通信学会VLSI設計技術研究会Vol.108(No.22)p.25 - 302008年05月-

Floorplan-Driven High-Level Synthesis for Distributed/Shared-Register Architectures

A. Ohchi, S. Kohara N. Togawa, M. Yanagisawa, and T. Ohtsuki

VLSI-DAT 2008p.164 - 1672008年04月-

アプリケーションプロセッサのL1キャッシュ最適化手法

東條 信明, 戸川 望, 柳澤 政生, 大附 辰夫

電子情報通信学会 第21回 回路とシステム軽井沢ワークショップ p.243 - 2482008年04月-

命令メモリビット幅削減に基づく低エネルギーASIP合成手法

小原俊逸, 史又華, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2007-141p.25 - 302008年03月-

応用指向型動的再構成可能ネットワークプロセッサアーキテクチャとその最適化手法

大田元則, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2007-164p.47 - 522008年03月-

A Secure Test Technique for Pipelined Advanced Encryption Standard

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

IEICE Transactions on Information and SystemsVol.E91-D(No.3)p.776 - 7802008年03月-

広域ネットワークにおけるノード探索アルゴリズム

岡田陽士朗, ザニケエフマラット, 田中良明, 柳澤政生

電子情報通信学会総合大会 20082008年03月-

光パケット交換ネットワークにおける波長割当の公平性

原真吾, 石川栄治, 徐蘇鋼, 田中良明, 柳澤政生

電子情報通信学会総合大会 20082008年03月-

命令メモリビット幅削減に基づく低エネルギーASIP合成手法

小原俊逸、史又華、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.107(No.506)p.25 - 302008年03月-

応用指向型動的再構成可能ネットワークプロセッサアーキテクチャとその最適化手法

大田元則、小原俊逸、戸川望、柳澤政生、大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.107(No.508)p.47 - 522008年03月-

レジスタ分散型アーキテクチャを対象とした高位合成のためのマルチプレクサ削減手法

遠藤哲弥, 大智輝, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2007-119p.7 - 122008年01月-

アプリケーションプロセッサのL1データキャッシュ最適化手法

東條信明, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2007-131p.77 - 822008年01月-

アプリケーションプロセッサのカーネル記述自動生成手法

日浦敏宏, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2007-132p.83 - 882008年01月-

GECOM: Test Data Compression Combined with All Unknown Response Masking

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

ASP-DAC 2008p.577 - 5822008年01月-

Scalable Unified Dual-Radix Architecture for Montgomery Multiplication in GF(P) and GF(2n)

Kazuyuki Tanimura, Ryuta Nara, Shunitsu Kohara, Kazunori Shimizu, Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

ASP-DAC 2008p.697 - 7022008年01月-

エニーキャストにおけるルータの負荷に基づく経路選択手法

横田雅之, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ネットワークシステム研究会NS2007-121p.13 - 182008年01月-

MAPドメイン間移動のためのハンドオフ時間とパケットロスの削減手法

田中敦樹, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ネットワークシステム研究会NS2007-127p.41 - 462008年01月-

LAMR : アドホックネットワークにおける負荷分散を考慮したマルチパスルーティング

清水悠司, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ネットワークシステム研究会NS2007-129p.51 - 562008年01月-

AESにおける合成体SubBytes向けパワーマスキング乗算回路の設計

川畑伸幸, 奈良竜太, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2007-88p.37 - 422007年11月-

列処理演算法に着目したマルチレート対応イレギュラーLDPC符号復号器

今井優太, 清水一範, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会リコンフィギャラブルシステム研究会RECONF2007-46p.19 - 242007年11月-

歩行者向けデフォルメ地図生成ハードウェアエンジンの設計

荒幡明, 奈良竜太, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD2007-99p.61 - 662007年11月-

Classification of Sperm Whale Clicks for Real-Time Localization with Triangulation

Ryo Hirotsu, Tamaki Ura, Junichi Kojima, Harumi Sugimatsu, Masao Sakata, Rajendar Bahl, and Masao Yanagisawa

17th Biennial Conference on the Biology of Marine Mammals2007年11月-

Autonomous recognition of bubble plumes for navigation of underwater robots in active shallow vent areas

Hayato Mizushima, Toshihiro Maki, Tamaki Ura, Takashi Sakamaki, Hayato Kondo, and Masao Yanagisawa

Oceans '07 Vancouverポスターセッション2007年10月-

A Network Processor Synthesis System for Task-Chaining Network Applications

Youhua Shi, Keishi Nakayama, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

Proc. of SASIMI2007p.369 - 3742007年10月-

CoDaMa: An XML-based Framework to Manipulate Control Data Flow Graphs

Shunitsu Kohara, Shi Youhua, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

Proc. of SASIMI2007p.545 - 5492007年10月-

楕円曲線暗号用SIMD型MSD乗算器の設計

奈良竜太, 清水一範, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

情報処理学会 組込みシステムシンポジウム2007p.90 - 992007年10月-

応用指向動的再構成なネットワークプロセッサ設計手法

大田元則, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

情報処理学会 組込みシステムシンポジウム2007p.141 - 1502007年10月-

SIMD プロセッサコアの面積/遅延見積もり手法

山崎大輔, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

情報処理学会 組込みシステムシンポジウム2007p.233 - 2402007年10月-

ケース・コントロール関連解析におけるハプロタイプ頻度推定

後藤海, 高橋篤, 柳澤政生, 鎌谷直之

日本人類遺伝学会第52回大会ポスターセッション2007年09月-

パラメトリック連鎖解析の検出力推定のためのMCMCによる遺伝情報サンプリング

萩原紘史, 中村好宏, 高橋篤, 柳澤政生, 鎌谷直之

日本人類遺伝学会第52回大会ポスターセッション2007年09月-

進路方向によって異なる混雑度を考慮した旅行時間算出手法

大高宏介, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ITS研究会ITS 2007-19p.15 - 202007年09月-

移動体を対象としたアプリケーションとデータサイズによる階層型Network Mobilityの負荷分散方式

月木英治, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ITS研究会Vol.2007p.65 - 702007年09月-

歩行者ナビゲーションにおけるGPS誤差補正のための道路標識による現在位置測位手法

大平英貴, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ITS研究会ITS 2007-28p.27 - 322007年09月-

歩行者ナビゲーションにおける携帯電話カメラ機能とランドマークを利用した位置補正手法

本多聖人, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ITS研究会ITS 2007-29p.33 - 382007年09月-

HW/SW協調合成におけるASIPの面積/遅延見積もり手法

山崎大輔, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

情報処理学会DAシンポジウム2007p.31 - 362007年08月-

アプリケーションに特化した動的再構成可能なネットワークプロセッサ

大田元則, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

情報処理学会DAシンポジウム2007p.37 - 422007年08月-

GF(2m)上のSIMD型MSD乗算器を用いた楕円曲線暗号回路の実装

奈良竜太, 清水一範, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

情報処理学会DAシンポジウム2007p.221 - 2262007年08月-

An Area-Efficient GF(2m) MSD Multiplier Based on an MSB Multiplier for Elliptic Curve LSI

Ryuta Nara, Kazunori Shimizu, Shunitsu Kohara, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

ITC-CSCC'07p.36 - 372007年07月-

Floorplan-aware High-Level Synthesis for Distributed/Shared-Register Architectures

Akira Ohchi, Shunitsu Kohara, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

ITC-CSCC'07p.1049 - 10502007年07月-

再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法

本間雅行, 戸川望, 柳澤政生, 大附辰夫, 佐藤真琴

電子情報通信学会VLSI設計技術研究会VLD 2007-28p.67 - 722007年06月-

GF(2n)及びGF(P)におけるスケーラブル双基数ユニファイド型モンゴメリ乗算器

谷村和幸, 奈良竜太, 小原俊逸, 史又華, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD 2007-42p.43 - 482007年06月-

楕円曲線暗号に適したGF(2m)上のSIMD型MSD乗算器の設計

奈良竜太, 清水一範, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD 2007-11 p.25 - 292007年05月-

Design for Secure Test -- A Case Study on Pipelined Advanced Encryption Standard

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, and Tatsuo Ohtsuki

Proc. of ISCAS2007p.49 - 1522007年05月-

GF(2n)上のMSB乗算器をベースにした楕円曲線暗号LSI向けMSD乗算器の実装

奈良竜太, 小原俊逸, 清水一範, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会 回路とシステム軽井沢ワークショップp.355 - 3602007年04月-

無線センサネットワークにおけるエネルギー消費削減のためのクラスタリング手法

廣瀬文昭, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ネットワークシステム研究会NS 2006-165p.41 - 462007年03月-

SIMD型プロセッサコア設計におけるプロセッシングユニット最適化手法

繁田裕之, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD 2006-119p.1 - 62007年03月-

SIMD型プロセッサコアを対象としたハードウェア/ソフトウェア分割フレームワーク

大東真崇, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD 2006-120p.7 - 122007年03月-

SIMD型プロセッサコア最適化設計のための多重ループに対応したSIMD命令合成手法

中島裕貴, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD 2006-121p.13 - 182007年03月-

アプリケーションプロセッサ向けデータキャッシュ構成最適化システムとその評価

堀内一央, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD 2006-122p.19 - 242007年03月-

携帯電話向けMPEG-A Photo Playerのメタデータ生成システムのハードウェア化に関する一考察

元橋雅人, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会VLD 2006-145p.31 - 362007年03月-

エニーキャスト通信におけるサーバ処理時間を考慮した経路選択手法

楊夏, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ネットワークシステム研究会NS 2006-231p.381 - 3862007年03月-

モバイルユーザの目的地への方向性を考慮した楕円領域検索手法

山本隆之, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ITS研究会ITS 2006-94p.25 - 302007年03月-

楕円曲線暗号向けGF(2m)上のDigit-Serial乗算器の設計

奈良竜太, 小原俊逸, 清水一範, 戸川望, 池永剛, 柳澤政生, 後藤敏, 大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD 2006-89p.25 - 302007年01月-

XMLをベースとしたCDFGマニピュレーションフレームワーク:CoDaMa

小原俊逸, 史又華, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD 2006-97p.19 - 242007年01月-

動的再構成可能なマルチレート対応LDPC符号複号器の実装

今井優太, 清水一範, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会 リコンフィギャラブルシステムVol.RECONF 2006-43p.35 - 402006年11月-

アプリケーションプロセッサのフォワーディングユニット最適化手法

日浦敏宏, 小原俊逸, 史又華, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD 2006-80p.49 - 542006年11月-

MPEG-4形式符号化/複合化に対応したDSP組み込み向け専用演算器の設計

古宇田朋史, 小原俊逸, 史又華, 戸川望, 柳澤政生, 大附辰夫

組込みシステムシンポジウム2006Vol.2006p.70 - 782006年10月-

車車間・路車間通信技術を用いた車線別の渋滞情報の検出手法

大高宏介, 戸川望, 柳澤政生, 大附辰夫

第26回高度交通システム研究発表会 (IEICE Technical Report ITS)2006-34p.19 - 242006年09月-

屋内向け歩行者ナビゲーションにおけるユーザの嗜好性と混雑状況を考慮した 目的地決定手法

小林和馬, 戸川望, 柳澤政生, 大附辰夫

第26回高度交通システム研究発表会 (IEICE Technical Report ITS)2006-34p.41 - 452006年09月-

屋内用歩行者ナビゲーションにおける歩行者の嗜好を反映させる経路探索手法

荒井亨, 戸川望, 柳澤政生, 大附辰夫

第26回高度交通システム研究発表会 (IEICE Technical Report ITS)2006-34p.47 - 522006年09月-

歩行者ナビゲーションにおける微小画面での視認性とユーザの迷いにくさを考慮した略地図生成手法

二宮直也, 戸川望, 柳澤政生, 大附辰夫

第26回高度交通システム研究発表会 (EICE Technical Report ITS)2006-34p.53 - 582006年09月-

連携処理を考慮したネットワークプロセッサ合成システム

中山敬史, 戸川望, 柳澤政生, 大附辰夫

情報処理学会DAシンポジウム2006Vol.2006p.61 - 662006年07月-

レジスタ分散・共有併用型アーキテクチャを対象としたフロアプランを考慮した高位合成手法

大智輝, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

情報処理学会DAシンポジウム2006Vol.2006p.175 - 1802006年07月-

自己組織化マップを用いた複数MRI画像からの腫瘍自動抽出 -高速化アルゴリズムの検討-

細田順一, 上村幸司, 小畠隆行, 生駒洋子, 安藤裕, 鎌田正, 溝江純悦, 辻井博彦, 柳澤政生, 内山明彦, 外山比南子

第25回日本医用画像工学会大会ポスターセッション2006年07月-

SIMD型プロセッサコアの自動合成のためのパイプライン演算ユニット生成手法

栗原輝, 宮岡祐一郎, 戸川望, 柳澤政生, 大附辰夫

情報処理学会論文誌Vol.47(No.6)p.1594 - 16072006年06月-

HW/SW協調合成におけるアプリケーションプロセッサの面積/遅延見積もり手法

山崎大輔, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会 回路とシステムVol.CAS1p.1 - 62006年06月-

H.264/AVC符号化向けDSPにおける動き予測演算器の設計

高橋豊和, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会 回路とシステムVol.CAS10p.13 - 192006年06月-

Analysis of Sperm Whale Click by MUSIC Algorithm

Ryou Hirotsu, Tamaki Ura, Rajendar Bahl, Masao Yanagisawa

Proc OCEANS’06 Singapore2006年05月-

A Pipelined Functional Unit Generation Method in HW/SW Cosynthesis System for SIMD Processor Cores

Shunitsu Kohara, Akira Kurihara, Yuichiro Miyaoka, Nozomu Togawa, Masao Yanagisawa, Tatsuo Ohtsuki

Proc. of SASIMI2006p.287 - 2942006年04月-

アプリケーションプロセッサのデータキャッシュ構成最適化手法

堀内一央, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会 回路とシステム軽井沢ワークショップp.583 - 5882006年04月-

A Fast Elliptic Curve Cryptosystem LSI Embedding Word-Based Montgomery Multiplier

Jumpei Uchida, Nozomu Togawa, Masao Yanagisawa, Tatsuo Ohtsuki

IEICE Trans. on ElectronicsVol.E89-C(No.3)p.243 - 2492006年03月-

高速移動体のためのハンドオフメッセージ数を最小化した高速ハンドオフ手法

伊藤光司, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会情報ネットワーク研究会Vol.IN222p.389 - 3942006年03月-

設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム

小島洋平, 戸川望, 橘昌良, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD111p.19 - 242006年03月-

動的フローに対応したネットワークプロセッサの改良とその評価

田淵英孝, 小原俊逸, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD112p.25 - 302006年03月-

SIMD型プロセッサコアの自動合成におけるパイプライン構成最適化手法

栗原輝, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD115p.43 - 482006年03月-

歩行者向け地図情報配信システムにおける道路交通標識を用いた位置特定手法

中口智史, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会ITS研究会2006年03月-

An Interface-Circuit Synthesis Method with Configurable Processor Core in IP-Based SoC Designs

Shunitsu Kohara, Naoki Tomono, Junpei Uchida, Yuichiro Miyaoka, Nozomu Togawa, Masao Yanagisawa, Tatsuo Ohtsuki

Proc. of ASP-DAC 2006p.594 - 5992006年01月-

FCSCAN: An Efficient Multiscan-based Test Compression Technique for Test Cost Reduction

Youha Shi, Nozomu Togawa, Shinji Kimura, Masao Yanagisawa, Tatsuo Ohtsuki

Proc. of ASP-DAC 2006p.653 - 6582006年01月-

事後確率最大化規範と波形認識によるPETを用いた脳内糖代謝詳細画像の作成

山口純, 木村裕一, 長縄美香, 内山明彦, 柳澤政生

電子情報通信学会医用画像研究会p.13 - 162006年01月-

レジスタ分散・共有アーキテクチャを対象としたフロアプラン指向高位合成手法

大智輝, 戸川望, 柳澤政生, 大附辰夫

情報処理学会システムLSI設計技術研究会Vol.SLDM122p.73 - 782005年12月-

重回帰分析による1次式によるインダクタンスを考慮した配線遅延の見積り

鈴木康成, マルタディナタアンワル, 戸川 望, 柳澤政生, 大附辰夫

情報処理学会システムLSI設計技術研究会Vol.SLDM122p.109 - 1142005年12月-

Noninvasive Tonometry of Intraocular Pressure over a Closed Eyelid

M.Nakai, I.Yoshizawa, A.Fujita, S.Takeda, K.Yanasima, A.Uchiyama, M.Yanagisawa

The 12th International Conference On Biomedical Engineering2005年12月-

Volume DAtaをリアルタイム変形処理できる手術シミュレータにおける肝区域分けの実現

瀧本崇博, 鈴木直樹, 服部麻木, 鈴木薫之, 林部充宏, 大竹義人, 中田典生, 小林進, 柳澤政生

第14回日本コンピュータ外科学会大会 第15回コンピュータ支援画像診断学会大会 合同論文集p.255 - 2562005年11月-

振動を用いた瞼の上から測定可能な無侵襲眼圧計の開発

中井真琴, 吉澤周, 藤田明宏, 武田朴, 簗島謙次, 内山明彦, 柳澤政生

第41回日本眼光学学会 第20回眼科ME学会 合同学会総会p.482005年09月-

SIMD型プロセッサコアの自動合成におけるパイプライン演算ユニット生成手法

栗原輝, 宮岡祐一郎, 戸川望, 柳澤政生, 大附辰夫

情報処理学会DAシンポジウム2005Vol.2005p.19 - 242005年08月-

画像処理向けシステムLSI設計における設計ナビゲーションを考慮したHW/SW分割システム

小島洋平, 戸川望, 橘昌良, 柳澤政生, 大附辰夫

情報処理学会DAシンポジウム2005Vol.2005p.25 - 302005年08月-

A SIMD Instruction Set and Functional Unit Synthesis Algorithm with SIMD Operation Decomposition

Nozomu Togawa, Koichi Tachikake, Yuichiro Miyaoka, Masao Yanagisawa, and Tatsuo Ohtsuki

IEICE Trans. on Information and SystemsVol.E88-D(No.7)p.1340 - 13492005年07月-

自己組織化マップを用いた複数MRI画像からの腫瘍自動抽出法の開発

細田順一, 上村幸司, 小畠隆行, 生駒洋子, 安藤裕, 鎌田正, 神立進, 溝江純悦, 辻井博彦, 柳澤政生, 内山明彦

第24回日本医用画像工学会大会ポスターセッション2005年07月-

Sub-operation Parallelism Optimization in SIMD Processor Synthesis and Its Experimental Evaluations

Nozomu Togawa, Hideki Kawazu, Jumpei UchiDA, Yuichiro Miyaoka, Masao Yanagisawa, and Tatsuo Ohtsuki

IEICE Trans. on Fundamentals.Vol.E88-A(No.4)p.876 - 8842005年04月-

volume data を扱うことのできる手術シミュレーションシステムの開発 - 肝臓モデルにおける切開・切離, 摘出機能の実現

瀧本崇博, 服部麻木, 鈴木薫之, 林部充宏, 大竹義人, 小林進, 柳澤政生, 内山明彦

第44回日本生体医工学会大会ポスターセッションp.3532005年04月-

自己組織化マップを用いた複数MRI画像からの腫瘍自動抽出

細田順一, 上村幸司, 小畠隆行, 生駒洋子, 鎌田正, 神立進, 溝江純悦, 辻井博彦, 柳澤政生, 内山明彦

第44回日本生体医工学会大会ポスターセッションp.4302005年04月-

クラスタリングを用いたPET神経受容体画像の画質改善

矢野純一, 木村裕一, 柳澤政生, 内山明彦

第44回日本生体医工学会大会ポスターセッションp.4382005年04月-

インダクタンスを考慮した配線遅延の近似式による見積もり

鈴木康成, 宮岡祐一郎, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会 回路とシステム軽井沢ワークショップp.1 - 62005年04月-

A Selective Care Bits Coding Method for Test DAta Compression

Youha Shi, Nozomu Togawa, Shinji Kimura, Masao Yanagisawa, Tatsuo Ohtsuki

電子情報通信学会 回路とシステム軽井沢ワークショップp.241 - 2462005年04月-

SIMD型プロセッサコア向けHW/SW協調合成システムにおけるパイプライン演算ユニット生成手法

栗原輝, 宮岡祐一郎, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会 回路とシステム軽井沢ワークショップp.575 - 5802005年04月-

IP再利用を考慮したシステムLSI設計におけるインタフェース回路生成システム

小原俊逸, 友野直紀, 内田純平, 宮岡祐一郎, 戸川望, 柳澤政生, 大附辰夫

電子情報通信学会 回路とシステム軽井沢ワークショップp.581 - 5862005年04月-

ワードベースモンゴメリ乗算器を搭載した高速楕円曲線暗号LSI

内田純平,奈良竜太,宮岡祐一郎,戸川望,柳沢政生,大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD125p.5 - 102005年03月-

ネットワークプロセッサ合成システムの改良とその評価

升本英行,戸川望,柳澤政生,大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD141p.25 - 302005年03月-

面積制約を考慮したマルチスレッドプロセッサの合成手法

麻生雄一,宮岡祐一郎,戸川望,柳澤政生,大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD142p.31 - 362005年03月-

動的フローに適応したネットワークプロセッサ設計とその評価

細田宗一郎,宮岡祐一郎,戸川望,柳澤政生,大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD150p.79 - 842005年03月-

A Processor Core Synthesis System in IP-based SoC Design

Naoki Tomono,Shuitsu Kohara,Jumpei Uchida,Yuichiro Miyaoka,Nozomu Togawa, Masao Yanagisawa,Tatsuo Ohtsuki

Proc. of ASP-DAC 2005Vol.1p.286 - 2912005年01月-

FPGAによる海洋生物のための音声解析システムの実装

清水友樹,バール・ラジェンダール,坂田雅雄,浦環,柳澤政生

電子情報通信学会VLSI設計技術研究会Vol.VLD113p.19 - 242005年01月-

FPGA-Based Reconfigurable Adaptive FEC

Kazunori Shimizu,Junpei Uchida,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.12)p.3036 - 30462004年12月-

High-Level Power Optimization Based on thread Partitioning

Junpei Uchida,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.12)p.3075 - 30822004年12月-

A Hybrid Dictionary Test Data Compression for Multiscan-Based Designs

Youhua Shi,Shinji Kimura,Masao Yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.12)p.3193 - 31992004年12月-

A Selective Scan Chain Reconfiguration through Run-Length Coding for Test Data Compression and Scan Power Reduction

Youhua Shi,Shinji Kimura,Masao Yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.12)p.3208 - 32152004年12月-

レジスタ分散型アーキテクチャを対象とするフロアプランを考慮した高位合成手法

田中真,内田純平,宮岡祐一郎,戸川望,柳澤政生,大附辰夫

電子情報通信学会VLSI設計技術研究会Vol.VLD82p.127 - 1322004年12月-

A Reconfigurable Adaptive FEC System for Reliable Wireless Communications

Kazunori Shimizu,Nozomu Togawa,Takeshi Ikenaga,Masao Yanagisawa,Satoshi Goto,and Tatsuo Ohtsuki

Proc. of The 2004 IEEE Asia-Pacific Conference on Circuits and SystemsVol.1p.13 - 162004年12月-

Experimental Evaluation of High-Level Energy Optimization Based on Thread Partitioning

Junpei Uchida,Yuichiro Mkiyaoka,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

Proc. of The 2004 IEEE Asia-Pacific Conference on Circuits and SystemsVol.1p.161 - 1642004年12月-

A new correction for multiple comparisons in genome-wide case-control association studies based on haplotypes and diplotype configurations

Shogo Fujii,Toshimasa Yamazaki,Masao Yanagisawa,Yozo Ohnishi,Yusuke Nakamura,and Naoyuki Kamatani

The 13th Takeda Science Foundation Symposium on Bioscienceポスターセッションp.742004年12月-

Alternative Run-Length Coding through Scan Chain Reconfiguration for Joint Minimization of Test Data Volume and Power Consumption in Scan Test

Youhua Shi,Shinji Kimura,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

Proc. of IEEE The 13th Asian Test Symposium on Circuits and Systemsp.432 - 4372004年11月-

Invader Assay法の出力結果の自動クラスタリング手法-最短距離法を初期値としたMCMCによる手法

間瀬洋一,瀧藤修一,藤井省吾,鎌谷直之,山崎敏正,大西洋三,中村祐輔,柳澤政生

2004年10月-

A sub-operation parallelism optimization algorithm in HW/SW partitioning for SIMD processor cores

Hideki Kawazu,Junpei Uchida,Yuichiro Miyaoka,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

Proc. of SASIMI2004p.483 - 4902004年10月-

A statistical clustering method for classifying the Invader assay genotyping data

Shuichi Takitoh,Shogo Fujii,Yoichi Mase,Naoyuki Kamatani,Toshimasa Yamazaki,Yozo Ohnishi,Yusuke Nakamura,Masao Yanagisawa

The American Society of Human Genetics 54th Annual Meeting ABSTRACTSポスターセッションp.5112004年10月-

IP再利用を考慮したシステムLSIにおけるプロセッサコア合成システム

友野直紀,小原俊逸,内田純平,宮岡祐一郎,戸川望,柳澤政生,大附辰夫

情報処理学会DAシンポジウム2004Vol.2004(No.8)p.19 - 242004年07月-

フロアプランとタイミング制約に基づくレジスタ間データ転送を考慮した高位合成手法

田中真,内田純平,宮岡祐一郎,戸川望,柳澤政生,大附辰夫

情報処理学会DAシンポジウム2004Vol.2004(No.8)p.283 - 2882004年07月-

Reducing Test Data Volume for Multiscan-based Designs through Single/Sequence Mixed Encoding

Youhua Shi,Shinji Kimura,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

47th IEEE International Midwest Symposium On Circuits and Systemsp.445 - 4482004年07月-

An Efficient Algorithm/Architecture Codesign for Image Encoders

Jinku Choi,Nozomu Togawa,Takeshi Ikenaga,Satoshi Goto,Masao Yanagisawa,and Tatsuo Ohtsuki

47th IEEE International Midwest Symposium On Circuits and Systemsp.469 - 4722004年07月-

A Hardware/Software Cosynthesis Algorithm for Processors with Heterogeneous Datapaths

Yuichiro Miyaoka,Nozomu Togawa,Masao yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.4)p.830 - 8362004年04月-

SIMD型プロセッサコア向けHW/SW分割における内部演算並列度最適化手法

川津秀樹,宮岡祐一郎,戸川望,柳澤政生,大附辰夫

電子情報通信学会 回路とシステム軽井沢ワークショップp.579 - 5842004年04月-

グリッドレス・ルーター格子を用いない二層配線径路探索手法-

電子通信学会論文誌May-691986年-

再配線評価指標算出機能をもった対話型配線ハードウェアシステム

プリント回路学会誌「サーキットテクノロジ」5月2日1990年-

タイル平面に基づく最小曲がり径路探索アルゴリズム

情報処理学会論文誌Feb-301989年-

拡張平面掃引法に基づく最小幅/間隔検証手法

電子情報通信学会論文誌Feb-721989年-

ビア削除を伴った高速多機能チャンネルスペーサ

電子情報通信学会論文誌Feb-721989年-

線分探索法の改良とその評価

電子情報通信学会論文誌Feb-721989年-

図形整形アルゴリズムとそのLSIパターン設計への応用

電子情報通信学会論文誌Dec-661983年-

複合長方形領域の最小分割

情報処理学会論文誌5月24日1983年-

改良線分探索法の連想プロセッサを用いた一実装手法(共著)

電子情報通信学会論文誌AJ75-A/12,1837-18481992年-

線分展開法を拡張した多層グリッドレス配線手法(共著)

電子情報通信学会論文誌AJ76-A/3,410-4201993年-

ジョグ挿入を伴ったチップコンパクション手法(共著)

電子情報通信学会論文誌AJ76-A/7,968-9781993年-

FPGAを対象とした階層的概略詳細配線手法 (共著)

電子情報通信学会 論文誌AJ76-A/9,1312-13211993年-

パス長制約を考慮したFPGA配置概略配線同時処理手法 (共著)

情報処理学会 論文誌35/5,934-9441994年-

ロングラインに対応した階層的FPGA配線手法(共著)

情報処理学会 論文誌35/12,2785-27961994年-

柔軟性の高いレイアウトシステムのためのデータ表現方式

回路実装学会誌11/6,408-4151996年-

スケッチレイアウトシステムにおける配線可能検証手法

回路実装学会誌11/6,416-4221996年-

スケッチレイアウトシステムにおけるBGAパッケージ配線手法

回路実装学会誌12/4,241-2461997年-

分枝限定に基づく最適解を保証するリソースバインディング手法

情報処理学会論文誌40/4,1565-15771999年-

Packed SIMD型命令を持つプロセッサを対象としたハードウェア/ソフトウェア協調合成システムのためのハードウェアユニット生成手法

情報処理学会論文誌43/5, 1191-12012002年-

ディジタル信号処理向けプロセッサのためのシミュレータ生成手法

情報処理学会論文誌43/5, 1202-12132002年-

System-level Function and Architecture Codesign for Optimization of MPEG Encoder

ITC-CSCC'022002年-

A Software/Hardware Codesign for MPEG Encoder

FIT20022002年-

An algorithm and a flexible architecture for fast block-matching motion estimation

IEICE Trans. on FundamentalsVol.E85-A,No.12, pp.2603--26112002年-

A high-level energy-optimizing algorithm for system VLSIs with Gated Clocks

IEICE Trans. on FundamentalsVol.E85-A, No.12, pp.2655--26662002年-

An algorithm of hardware unit generation for processor core synthesis with pasked SIMD type instructions

Proc. of Int. Conf. on Computer-Aided Design2002年-

A hardware/software partitioning algorithm for SIMD processor cores

Proc. of ASP-DAC 2003pp.135--1402003年-

An Instruction-Set Simulator Generator for SIMD Processor Cores

Proc. of SASIMI2003pp.160--1672003年-

A Hardware/Software Cosynthesis System for Processor Cores with Content Addressable Memories

IEICE Trans. on FundamentalsVol.E86-A, No.5, pp.1082--10922003年-

A Parallel Algorithm of GENEHUNTER on Multi-Processors

The American Society of Human Genetics2003年-

ldlight:A Fast Haplotype Inference Algorithm for Large-Scale Unphased Diploid Genotype Data based on EM Algorithm and Graph Theoretical Data Structure

The American Society of Human Genetics2003年-

Packed SIMD型命令を持つプロセッサ合成システムのためのリターゲッタブルコンパイラ

電子情報通信学会技術報告VLD2003-1572004年03月-

インターリーブを考慮したReconfigurable Adaptive FEC

電子情報通信学会技術報告VLD2003-1512004年03月-

面積制約を考慮したCAMプロセッサ最適化手法

電子情報通信学会技術報告VLD2003-1522004年03月-

HW/SW分割システムにおける仮想IP類推手法

電子情報通信学会技術報告VLD2003-1512004年03月-

ネットワークプロセッサ合成システム

電子情報通信学会技術報告VLD2003-1452004年03月-

携帯機器を対象としたJava動的コンパイラにおけるプロファイリングシステム

情報処理学会研究報告2004-MBL-282004年03月-

Instruction Set and Functional Unit Synthesis for SIMD Processor Cores

Proc. of ASP-DAC 20042004年01月-

A Cosynthesis Algorithm for Application Specific Processors with Heterogeneous Datapaths

Proc. of ASP-DAC 20042004年01月-

A Thread Partitioning Algorithm in Low Power High-Level Synthesis

Proc. of ASP-DAC 20042004年01月-

プロセッサにおける配線の再構成可能性の利用について

電子情報通信学会技術報告VLD2003-1142004年01月-

Real-time identification and tracking of Sperm whales in a multi-whale scenario

15th Marine Mammal Conf.2003年12月-

A Hardware/Software Partitioning Algorithm for Processor Cores with Packed SIMD-Type Instructions

IEICE Trans. on FundamentalsVol.E86-A, No.122003年12月-

A Built-in Reseeding Technique for LFSR-Based Test Pattern Generation

IEICE Trans. on FundamentalsVol.E86-A, No.122003年12月-

面積制約を考慮したCAMプロセッサ向けハードウェア/ソフトウェア協調設計手法

電子情報通信学会技術報告VLD2003-892003年11月-

プロセッサにおける配線の再構成可能性の利用について

第7回システムLSIワークショップ2003年11月-

ldlight:A Fast Haplotype Inference Algorithm for Large-Scale Unphased Diploid Genotype Data based on EM Algorithm and Graph Theoretical Data Structure

The American Journal of Human GeneticsVol.73, No.52003年11月-

A Parallel Algorithm of GENEHUNTER on Multi-Processors

The American Journal of Human GeneticsVol.73, No. 52003年11月-

PGAを用いたReconfigurable Adaptive FECの実装と評価

電子情報通信学会技術報告DSP2003-1382003年10月-

ハプロタイプ推定手法、推定装置、プログラム

特許番号2003-3279432003年09月-

分岐距離による再送手法選択式マルチキャスト

電子情報通信学会技術報告CQ2003-582003年09月-

公共空間におけるハンドオフ時間短縮を考慮したBluetoothネットワークの手順に関する一検討

電子情報通信学会技術報告CQ2003-572003年09月-

システムLSIをにおける定性的側面を考慮したハードウェア/ソフトウェア分割システム

情報処理学会DAシンポジウム2003論文集2003年07月-

VDEC IPプロジェクトの成果とその利用について 1.プロセッサコアIP

情報処理学会DAシンポジウム2003論文集2003年07月-

冗長記述を利用したVHDLへの透かし埋め込み手法

情報処理学会DAシンポジウム2003論文集2003年07月-

畳み込み機構をもつFPGAのマッピング能力について

情報処理学会DAシンポジウム2003論文集2003年07月-

動的再構成可能システムによるAdaptive FECの実装

情報処理学会DAシンポジウム2003論文集2003年07月-

A Hardware/Software Cosynthesis System for Processor Cores with Content Addressable Memories

IEICE Trans. on FundamentalsVol.E86-A

ネットワークスイッチング処理を対象としたCAMプロセッサ自動合成システム

電子情報通信学会 回路とシステム軽井沢ワークショップ論文集2003年04月-

不規則なデータパスを持つプロセッサのハードウェア/ソフトウェア協調合成手法

電子情報通信学会 回路とシステム軽井沢ワークショップ論文集2003年04月-

An Instruction-Set Simulator Generator for SIMD Processor Cores

Proc. of SASIMI20032003年04月-

閾値検索機能付きCAMプロセッサの最適化手法

電子情報通信学会技術報告VLD2002-223, pp.19-242003年03月-

SIMD型プロセッサコア向けHW/SW分割におけるSIMD型演算最適化手法

電子情報通信学会技術報告VLD2002-222, pp.13-182003年03月-

高位合成システムにおけるスレッド分割を用いた低消費電力化手法

電子情報通信学会技術報告VLD2002-221, pp.7-122003年03月-

ハードウェアIPの応答時間を考慮したプロセッサコアのハードウェア/ソフトウェア分割手法

電子情報通信学会技術報告VLD2002-135, pp.31-362003年01月-

ハードウェアIPの応答時間を考慮したプロセッサ合成システム

電子情報通信学会技術報告VLD2002-136, pp.37-422003年01月-

MPEG-4コアプロファイル符号に対応した専用演算器を持つDSP

電子情報通信学会技術報告VLD2002-134, pp.25-302003年01月-

A hardware/software partitioning algorithm for SIMD processor cores

Proc. of ASP-DAC 2003pp.135--1402003年01月-

An algorithm of hardware unit generation for processor core synthesis with pasked SIMD type instructions

Proc. of Asia Pacific Conf. on Circuits and Systems2002年12月-

A high-level energy-optimizing algorithm for system VLSIs with Gated Clocks

IEICE Trans. on FundamentalsVol.E85-A,No12,pp.2655--26662002年12月-

An algorithm and a flexible architecture for fast block-matching motion estimation

IEICE Trans. on FundamentalsVol.E85-A,No.12,pp.2603--26112002年12月-

動的再構成可能システムによるプロトコルブースタの実装

電子情報通信学会技術報告VLD2002-103, pp.127-1322002年11月-

閾値検索を持つCAMプロセッサの自動合成システム

電子情報通信学会技術報告VLD2002-113, pp.187-1922002年11月-

A Software/Hardware Codesign for MPEG Encoder

FIT20022002年09月-

仮想IP類推機構を有する動画像処理向けシステムVLSIのためのハードウェア/ソフトウェア分割システム

情報処理学会DAシンポジウム2002論文集pp.173--1782002年07月-

System-level Function and Architecture Codesign for Optimization of MPEG Encoder

ITC-CSCC'022002年06月-

Packed SIMD型命令を持った画像処理プロセッサのためのハードウェア/ソフトウェア分割手法

電子情報通信学会技術報告CAS2002-39, pp.85-902002年06月-

Packed SIMD型命令を持つプロセッサを対象としたハードウェア/ソフトウェア協調合成システムのための並列化コンパイル手法

電子情報通信学会技術報告CAS2002-38, pp.79-842002年06月-

ディジタル信号処理向けプロセッサのためのシミュレータ生成手法

情報処理学会論文誌Vol.43,No.5,pp.1202--12132002年05月-

Packed SIMD型命令を持つプロセッサを対象としたハードウェア/ソフトウェア協調合成システムのためのハードウェアユニット生成手法

情報処理学会論文誌Vol.43,No.5,pp.1191-12012002年05月-

DSPプロセッサコアのハードウェア/ソフトウェア協調合成システムのための演算語長縮小化手法

電子情報通信学会 回路とシステム軽井沢ワークショップ論文集pp.429-4342002年04月-

High-Level Area/Delay/Power Estimation for Low Power System VLSIs with Gated Clocks

IEICE Trans. on FundamentalsVol.E85-A, No.4, pp.827-8342002年04月-

A New Hardware/Software Partitioning Algorithm for DSP Processor Cores with Two Types of Register Files

IEICE Trans. on Fundamentalsvol.E84-A, No.11, pp.2802-28072001年11月-

Area and Delay Estimation in Hardware/Software Cosynthesis for Digital Signal Processor Cores

IEICE Trans. on Fundamentalsvol.E84-A, No.11, pp.2639--26472001年11月-

An Area/Time Optimizing Algorithm in High-Level Synthesis of Control-Based Hardwares

IEICE Trans. on Fundamentalsvol.E84-A, No.5, pp.1166-11762001年05月-

VLSI Architecture for a Flexible Motion Estimation with Parameters

Proc. ASP-DAC 2002pp.452-4572002年01月-

A Hardware/Software Cosynthesis System for CAM Processors

Proc. of Synthesis and System Integration of Mixed Technologies (SASIMI2001)pp.37-442001年04月-

制御処理ハードウェア高位合成のためのコントロールデータフローグラフ変形手法

電子情報通信学会技術報告VLD2001-165, pp.41-482002年03月-

IP再利用を考慮した動画像処理システムVLSI向けハードウェア/ソフトウェア分割設計支援システム

電子情報通信学会技術報告VLD2001-164, pp.33-402002年03月-

Packed SIMD型演算器を持つディジタル信号処理プロセッサのためのリターゲッタブルシミュレータ生成手法

電子情報通信学会技術報告VLD2001-162, pp.17-242002年03月-

ロジック入力用レベルシフトコンパレータ設計考察

電子回路研究会技術報告ETC-02-16, pp.13-172002年01月-

システムVLSIのための高位面積/遅延/消費電力見積りに基づく低消費電力指向高位合成手法

電子情報通信学会技術報告VLD2001-144, pp.93-1002002年01月-

メモリとのインターフェース仕様を考慮した演算語長縮小に基づくプロセッサコアのハードウェア/ソフトウェア協調合成システム

電子情報通信学会技術報告vol.VLD2001-11, pp.127-1322001年11月-

Packed SIMD型命令を持つプロセッサを対象としたハードウェア/ソフトウェア協調合成システムのためのハードウェアユニット生成手法

情報処理学会DAシンポジウム2001論文集pp.223-2282001年07月-

ディジタル信号処理向けプロセッサのためのシミュレータ生成手法

情報処理学会DAシンポジウム2001論文集pp.137-1422001年07月-

ディジタル信号処理向けプロセッサコアのPacked SIMD型ハードウェア生成手法

電子情報通信学会技術報告vol.VLD2001-2, pp.7-142001年05月-

ソフトIPのための保護アルゴリズム

回路とシステム軽井沢ワークショップ論文集pp.411-4162001年04月-

Gated Clockによる低消費電力化システムVLSIの高位面積/遅延/消費電力見積もり

回路とシステム軽井沢ワークショップ論文集pp.591-5962001年04月-

A High Performance Embedded Wavelet Video Coder

IEICE Trans. Fundamentalsvol.E83-A, no.6, pp.979-9862000年06月-

CAM Processor Synthesis Based on Behavioral Descriptions

IEICE Trans. Fundamentalsvol.E83-A, no.12, pp.2464-24732000年12月-

A Behavioral Synthesis System for Processors with Content Addressable Memories

Proc. Synthesis and System Integration of Mixed Technologies (SASIMI2000)pp.56-632000年04月-

A Hardware/Software Partitioning Algorithm for Digital Signal Processor Cores with Two Types of Register Files

Proc. IEEE Asia-Pacific Conf. on Circuits and Systems (APCCAS2000)pp.544-5472000年12月-

Area/Delay Estimation for Digital Signal Processor Cores

Proc. of ASP-DAC 2001pp.156-1612001年01月-

システムVLSIの動作合成におけるレイアウト面積・遅延見積もり手法

第13回回路とシステム(軽井沢)ワークショップ論文集pp.125-1302000年04月-

制御処理ハードウェアの高位合成のための高速な面積/時間最適化アルゴリズム

情報処理学会DAシンポジウム2000論文集pp.27-322000年07月-

機能メモリを使用したプロセッサの面積/遅延見積り手法

電子情報通信学会VLSI設計技術研究会技術報告vol.2000, no.83, pp.83-882000年11月-

CAMプロセッサを対象とするハードウェア/ソフトウェア協調合成システム

電子情報通信学会VLSI設計技術研究会技術報告vol.2000, no.84, pp.89-942000年11月-

パラメータ付けされた動的再構成可能システムとその応用

電子情報通信学会VLSI設計技術研究会技術報告vol.VLD-2000, no.114, pp.25-322001年01月-

FPGAを用いた動的再構成可能システムを対象とするスケジューリング手法

電子情報通信学会VLSI設計技術研究会技術報告vol.VLD-2000, no.115, pp.33-402001年01月-

発見的算法と分枝限定法を用いた計算時間予測に基づくリソースバインディング手法

電子情報通信学会VLSI設計技術研究会技術報告vol.VLD2000, no.119, pp.17-242001年01月-

RC等価回路に基づくクロストーク低減配線手法

情報処理学会システムLSI設計技術研究会研究報告vol.SLDM2001, no.100, pp.17-242001年02月-

制御処理ハードウェアの高位合成システムにおける面積/遅延見積もり手法

情報処理学会システムLSI設計技術研究会研究報告vol.SLDM2001, no.100, pp.25-322001年02月-

画像処理を対象としたPacked SIMD型命令セットを持つプロセッサのハードウェア/ソフトウェア協調合成システムにおける並列化Cコンパイラ

電子情報通信学会VLSI設計技術研究会技術報告vol.VLD2000,no.139, pp.31-362001年03月-

システムLSIを対象としたハードウェア/ソフトウェア分割システム

電子情報通信学会VLSI設計技術研究会技術報告vol.VLD2000, no.140, pp.37-422001年03月-

分枝限定に基づく最適解を保証するリソースバインディング手法

情報処理学会論文誌40; 4, pp.1565-15771999年04月-

Fast Motion Esitimation Scheme for Video Coding Using Feature Vector Matching and Motion Vector's Correlations

Journal of Circuits, Systems, and Computers9; 1&2, pp.67-821999年09月-

A Simultaneous Placement and Global Routing Alogorithm for FPGAs with Power Optimization

Journal of Circuits, Systems, and Computers9; 1&2, pp.99-1121999年09月-

A Hardware/Software Cosynthesis System for Digital Signal Processor Cores

IEICE Trans. on Fundamentals of Electronics, Communications and Computer SciencesE82-A; 11, pp.2325-23371999年11月-

A Hardware/Software Cosynthesis System for Digital Signal Processor Cores with Two Types of Register Files

IEICE Trans. on Fundamentals of Electronics, Communications and Computer SciencesE83-A; 32000年03月-

2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システム

電子情報通信学会回路とシステム(軽井沢)ワークショップ論文集pp.115-1201999年04月-

制御処理を主体としたハードウェアを対象とする高位合成システムとその適用

情報処理学会DAシンポジウム'99論文集pp.189-1941999年07月-

制御処理を主体としたハードウェア記述生成手法

情報処理学会DAシンポジウム'99論文集pp.195-2001999年07月-

制御処理ハードウェアの高位合成システムのための面積/時間最適化アルゴリズム

電子情報通信学会VLSI設計技術研究会技術報告VLD99-66, pp.15-221999年09月-

ディジタル信号処理向けプロセッサコアの面積/遅延見積り手法

電子情報通信学会VLSI設計技術研究会技術報告VLD99-75, pp.1-81999年11月-

2種類のレジスタファイルを持つディジタル信号処理向けプロセッサのハードウェア/ソフトウェア分割手法

電子情報通信学会VLSI設計技術研究会技術報告VLD99-76, pp.9-161999年11月-

An Area/Time Optimizing Algorithm in High-Level Synthesis for Control-Based Hardwares

Proc. of ASP-DAC 2000pp.309-3122000年01月-

FPGAを用いた動的再構成可能システムと暗号化アルゴリズム

電子情報通信学会VLSI設計技術研究会技術報告VLD99-109, pp.7-142000年03月-

歩行者を対象とした地図データ配信システムにおける専用プロセッサの設計と評価

電子情報通信学会VLSI設計技術研究会技術報告VLD99-267, pp.15-222000年03月-

An FPGA Layout Reconfiguration Algorithm Based on Global Routes for Engineering Changes in System Design Specifications

IEICE Trans. on FundamentalsE81-A;5,pp.873-8841998年05月-

A Fast Scheduling Algorithm Based on Gradual Time-Frame Reduction for Datapath Synthesis

IEICE Trans. on FundamentalsE81-A;6,pp.1231-12411998年06月-

Maple-opt: A Performance-Oriented Simultaneous Technology Mapping,Placement, and Global Routing Algorithm for FPGA's

IEEE Trans. on CAD of IC and Systems17;9,pp.803-8181998年09月-

A High-Level Synthesis System for Digital Signal Processing Based on Data-Flow Graph Enumeration

IEICE Trans. on FundamentalsE81-A;12,pp.2563-25751998年12月-

A Depth-Constrained Technology Mapping Algorithm for Logic-Blocks Composed of Tree-Structured LUTs

IEICE Trans. on FundamentalsE82-A;3,pp.473-4821999年03月-

A Simultaneous Placement and Global Routing Algorithm for FPGAs with Power Optimization

Proc. APCCAS'98pp.125-1281998年11月-

A Hardware/Software Partitioning Algorithm for Processor Cores of Digital Signal Processing

Proc. ASP-DAC'99pp.335-3381999年01月-

ツリー状に接続されたLUTを対象とした深さ制約付きテクノロジーマッピング手法

電子情報通信学会回路とシステム(軽井沢)ワークショップ論文集pp.343-3481998年04月-

分布定数回路の遅延感度解析に基づくクロック配線最適化手法

情報処理学会設計自動化研究会88;4,pp.21-281998年05月-

最適解を保証するリソースバインディング手法

情報処理学会DAシンポジウム'98論文集pp.245-2501998年07月-

機能メモリを使用したプロセッサを対象とするハードウェア/ソフトウェア協調合成システム

電子情報通信学会コンピュータシステム研究会98;85,pp.31-381998年09月-

FPGAのマクロブロックを対象とした配置概略配線同時処理手法

電子情報通信学会VLSI設計技術研究会98;115,pp.123-1301998年12月-

2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システムとその並列化コンパイラ

電子情報通信学会フォールトトレラントシステム研究会98;132,pp.71-781999年02月-

FPGAを用いた動的再構成可能システムとその応用

電子情報通信学会VLSI設計技術研究会98;143,pp.17-241999年03月-

スケッチレイアウトシステムにおけるBGAパッケージ配線手法

回路実装学会誌12;4,pp.241-2461997年07月-

A Performance-Oriented Simultaneous Placement and Global Routing Algorithm for Transport-Processing FPGAs

IEICE Trans. on FundamentalsE80-A;10,pp.1795-18061997年10月-

Fast Scheduling and Allocation Algorithms for Entropy CODEC

IEICE Trans. on Information and SystemsE80-D;10,pp.982-9921997年10月-

A High-Level Synthesis System for Digital Signal Processing Based on Enumerating Data-Flow Graphs

Proc. ASP-DAC'98pp.265-2741998年02月-

An Incremental Placement and Global Routing Algorithm for Field-Programmable Gate Arrays

Proc. ASP-DAC'98pp.519-5261998年02月-

システム設計仕様の部分的変更を実現する概略配線径路を考慮したFPGA向けレイアウト再構成手法

電子情報通信学会回路とシステム軽井沢ワークショップ論文集pp.187-1921997年04月-

FPGAを対象とした低消費電力指向配置・概略配線同時処理手法

電子情報通信学会VLSI設計技術研究会97;42,pp.191-1981997年06月-

商用ツールを利用したLSI設計用ライブラリの開発

情報処理学会DAシンポジウム'97論文集pp.25-301997年07月-

ディジタル信号処理を対象とした高位合成システムにおける高速なスケジューリングアルゴリズム

情報処理学会DAシンポジウム'97論文集pp.167-1721997年07月-

連想メモリを搭載したハードウェアエンジンによる故障回路並列故障シミュレーションの高速化手法

情報処理学会設計自動化研究会97;103,pp.81-881997年10月-

VDEC用ライブラリの開発とそれを利用したVLSI設計事例

第1回システムLSI琵琶湖ワークショップpp.383-3871997年11月-

ツリー構造を持つ論理ブロックを対象としたテクノロジマッピング手法

電子情報通信学会VLSI設計技術研究会97;104,pp.29-361997年12月-

ディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システム

電子情報通信学会VLSI設計技術研究会97;115,pp.17-241998年03月-

ディジタル信号処理向けプロセッサの自動合成システムにおける並列化コンパイラ

電子情報通信学会VLSI設計技術研究会97;116,pp.25-321998年03月-

パイプラインプロセッサのハードウェア記述自動生成手法

電子情報通信学会VLSI設計技術研究会97;117,pp.33-401998年03月-

Simultaneous Placement and Global Routing for Transport-Processing FPGA Layout

電子情報通信学会英文論文誌E79-A;121996年12月-

A Circuit Partitioning Algorithm with Path Delay Constraints for Multi-FPGA Systems

電子情報通信学会英文論文誌E80-A;31997年03月-

A Performance-Oriented Circuit Partitioning Algorithm with Logic-Block Replication for Multi-FPGA Systems

Proc. of APCCAS'961996年11月-

Scheduling and Allocation Algorithm for Entropy CODEC

Proc. of SASIMI'961996年11月-

A Simultaneous Placement and Global Routing Algorithm with Path Length Constraints for Transport-Processing FPGAs

Proc. of ASP-DAC'971997年01月-

パス遅延制約を考慮したマルチFPGA用回路分割手法

電子情報通信学会回路とシステム軽井沢ワークショップ論文集1996年04月-

プリント配線板を対象とした二層均等化スペーシング手法

情報処理学会設計自動化研究会DA96;511996年05月-

通信処理用FPGAを対象とした配置・概略配線同時処理手法

情報処理学会設計自動化研究会DA96;511996年05月-

データパス設計を対象とした高位合成システム

情報処理学会DAシンポジウム'96論文集1996年08月-

高位合成システムを用いた画像符号化アルゴリズムのハードウェア合成手法

情報処理学会DAシンポジウム'96論文集1996年08月-

パス長制約を考慮した通信処理用FPGA向け配置・概略配線同時処理手法

電子情報通信学会VLSI設計技術研究会VLD96;561996年10月-

Dharmaアーキテクチャに基づくFPGAチップの試作

マイクロエレクロトニクス研究開発機構第15回研究交流会1996年12月-

接続コストの最小化を目的とした高速アロケーション手法

電子情報通信学会VLSI設計技術研究会VLD96;961997年03月-

スケッチレイアウトシステムにおけるBGAパッケージ配線手法

電子情報通信学会VLSI設計技術研究会VLD96;1061997年03月-

柔軟性の高いレイアウトシステムのためのデータ表現方式

回路実装学会誌11;61996年09月-

スケッチレイアウトシステムにおける配線可能性検証手法

回路実装学会誌11;61996年09月-

A Circuit Partitioning Algorithm with Replication Capability for Multi-FPGA Systems

電子情報通信学会英文論文誌E78-A;121995年12月-

A CAM-Based Parallel Fault, Simulation Algorithm with Minimal Storage Size

電子情報通信学会英文論文誌E78-A;121995年12月-

A Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for FPGAs with Path Delay Constraints

電子情報通信学会英文論文誌E79-A;31996年03月-

Maple-opt: パス遅延制約を考慮したFPGA用テクノロジーマッピング・配置・概略配線同時処理手法

電子情報通信学会軽井沢ワークショップ論文集1995年04月-

マルチFPGAを対象とした階層的回路分割手法

電子情報通信学会回路とシステム研究会VLD95;401995年06月-

動作記述からのデータフローグラフ生成手法

電子情報通信学会VLSI設計技術研究会VLD95;961995年10月-

リソースアロケーションを考慮したデータパス・スケジューリング手法

電子情報通信学会VLSI設計技術研究会VLD95;971995年10月-

パイプライン化DSPのデータパス・スケジューリング手法−動作記述からSFL記述の自動合成

第7回パルテノン研究会1995年11月-

エントロピーCODECの高位合成手法

情報処理学会設計自動化研究会DA96;161996年02月-

条件分岐構造を持つコントロールデータフローグラフの時間制約スケジューリング手法

電子情報通信学会VLSI設計技術研究会VLD95;1331996年03月-

イタレーション間データ依存制約を考慮したパイプライン化DSPスケジューリング手法

電子情報通信学会VLSI設計技術研究会VLD95;1341996年03月-

I/Oピン数最小化を目的とした回路分割手法

Proc. of FPGA/PLD Design Conference1995年07月-

A CAM Based Parallel Fault Simulation Algorithm with Minimal Storage Size

Proc. of SASIMI'951995年08月-

Maple-opt: A Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for FPGAs with Performance Optimization

Proc. of ASP-DAC'951995年08月-1995年09月 

ASP-DAC'95 Best Paper Award

1995年08月-

Analysis of Sperm Whale Click by MUSIC Algorithm

Ryou Hirotsu, Tamaki Ura, Rajendar Bahl, Masao Yanagisawa

Proc OCEANS’06 Singapore2006年05月-

A Pipelined Functional Unit Generation Method in HW/SW Cosynthesis System for SIMD Processor Cores

Shunitsu Kohara, Akira Kurihara, Yuichiro Miyaoka, Nozomu Togawa, Masao Yanagisawa, Tatsuo Ohtsuki

Proc. of SASIMI2006p.287 - 2942006年04月-

Sub-operation Parallelism Optimization in SIMD Processor Synthesis and Its Experimental Evaluations

Nozomu Togawa, Hideki Kawazu, Jumpei UchiDA, Yuichiro Miyaoka, Masao Yanagisawa, and Tatsuo Ohtsuki

IEICE Trans. on Fundamentals.Vol.E88-A(No.4)p.876 - 8842005年04月-

A SIMD Instruction Set and Functional Unit Synthesis Algorithm with SIMD Operation Decomposition

Nozomu Togawa, Koichi Tachikake, Yuichiro Miyaoka, Masao Yanagisawa, and Tatsuo Ohtsuki

IEICE Trans. on Information and SystemsVol.E88-D(No.7)p.1340 - 13492005年07月-

A Processor Core Synthesis System in IP-based SoC Design

Naoki Tomono,Shuitsu Kohara,Jumpei Uchida,Yuichiro Miyaoka,Nozomu Togawa, Masao Yanagisawa,Tatsuo Ohtsuki

Proc. of ASP-DAC 2005Vol.1p.286 - 2912005年01月-

FPGA-Based Reconfigurable Adaptive FEC

Kazunori Shimizu,Junpei Uchida,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.12)p.3036 - 30462004年12月-

High-Level Power Optimization Based on thread Partitioning

Junpei Uchida,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.12)p.3075 - 30822004年12月-

A Hybrid Dictionary Test Data Compression for Multiscan-Based Designs

Youhua Shi,Shinji Kimura,Masao Yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.12)p.3193 - 31992004年12月-

A Selective Scan Chain Reconfiguration through Run-Length Coding for Test Data Compression and Scan Power Reduction

Youhua Shi,Shinji Kimura,Masao Yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.12)p.3208 - 32152004年12月-

A Reconfigurable Adaptive FEC System for Reliable Wireless Communications

Kazunori Shimizu,Nozomu Togawa,Takeshi Ikenaga,Masao Yanagisawa,Satoshi Goto,and Tatsuo Ohtsuki

Proc. of The 2004 IEEE Asia-Pacific Conference on Circuits and SystemsVol.1p.13 - 162004年12月-

Experimental Evaluation of High-Level Energy Optimization Based on Thread Partitioning

Junpei Uchida,Yuichiro Mkiyaoka,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

Proc. of The 2004 IEEE Asia-Pacific Conference on Circuits and SystemsVol.1p.161 - 1642004年12月-

A new correction for multiple comparisons in genome-wide case-control association studies based on haplotypes and diplotype configurations

Shogo Fujii,Toshimasa Yamazaki,Masao Yanagisawa,Yozo Ohnishi,Yusuke Nakamura,and Naoyuki Kamatani

The 13th Takeda Science Foundation Symposium on Bioscienceポスターセッションp.742004年12月-

Alternative Run-Length Coding through Scan Chain Reconfiguration for Joint Minimization of Test Data Volume and Power Consumption in Scan Test

Youhua Shi,Shinji Kimura,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

Proc. of IEEE The 13th Asian Test Symposium on Circuits and Systemsp.432 - 4372004年11月-

A sub-operation parallelism optimization algorithm in HW/SW partitioning for SIMD processor cores

Hideki Kawazu,Junpei Uchida,Yuichiro Miyaoka,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

Proc. of SASIMI2004p.483 - 4902004年10月-

A statistical clustering method for classifying the Invader assay genotyping data

Shuichi Takitoh,Shogo Fujii,Yoichi Mase,Naoyuki Kamatani,Toshimasa Yamazaki,Yozo Ohnishi,Yusuke Nakamura,Masao Yanagisawa

The American Society of Human Genetics 54th Annual Meeting ABSTRACTSポスターセッションp.5112004年10月-

Reducing Test Data Volume for Multiscan-based Designs through Single/Sequence Mixed Encoding

Youhua Shi,Shinji Kimura,Nozomu Togawa,Masao Yanagisawa,and Tatsuo Ohtsuki

47th IEEE International Midwest Symposium On Circuits and Systemsp.445 - 4482004年07月-

An Efficient Algorithm/Architecture Codesign for Image Encoders

Jinku Choi,Nozomu Togawa,Takeshi Ikenaga,Satoshi Goto,Masao Yanagisawa,and Tatsuo Ohtsuki

47th IEEE International Midwest Symposium On Circuits and Systemsp.469 - 4722004年07月-

A Hardware/Software Cosynthesis Algorithm for Processors with Heterogeneous Datapaths

Yuichiro Miyaoka,Nozomu Togawa,Masao yanagisawa,and Tatsuo Ohtsuki

IEICE Trans. on FundamentalsVol.E87-A(No.4)p.830 - 8362004年04月-

Application of computational geometry to VLSI layout pattern design.

INTEGRATION the VLSI journal2005/3/41987年-

Gridless Routers-Two-Layer Routing Methods without Using Grid Graph-

TRANSACTION OF INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERSMay-691986年-

A VLSI Geometrical Design Rule Verification Acceleroted by CAM-Based Hardware Engine

TRANSACTION OF INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERSOct-741991年-

A Hardware System for Interactive Routing with Reroute Feect Index Function

JOURNAL OF JAPAN INSTITUTE OF PRINTED CIRCUITE5月2日1990年-

A Minimum Bend Path Algorithm Based on a Tile Plane

TRANSACTION OF INFORMATION PROCESSING SOCIETY OF JAPANFeb-301989年-

A Fast Minimum Width/Space Verification Algorithm Based on an Enhanced Plane-Sweep Method.

TRANSACTION OF INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERSFeb-721989年-

A Fast Intelligent Channel Spacer with Automatic Jog Insertion and Via Reduction

TRANSACTION OF INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERSFeb-721989年-

An Improved Line Search Algorithm

TRANSACTION OF INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERSFeb-721989年-

An Algorithm for Resizing Polygonal Regions and Its Applications to LSI Mask Pattern Design

TRANSACTION OF INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERSDec-661983年-

Minimum Partitioning of Rectilinear Regions

TRANSACTION OF INFORMATION PROCESSING SOCIETY OF JAPAN5月24日1983年-

An Optimal Chip Compaction Method Based on Shortest Path Algorithm with Automatic Jog Insertion (jointly worked)

Proceedings of International Conference on Computer-Aided Design/,162-1651992年-

An Efficient Spacing Method for Macro-Cell Layouts (jointly worked)

Proceedings of Asia-Pacific Conference on Circuits and Systems/,283-2881992年-

Top-Down Hierarchical Global and Detailed Routing Algorithm for Field-Programmable Gate Arrays (jointly worked)

Proceedings of Asia-Pacific Conference on Circuits and Systems/,340-3451992年-

A Line-and Rectangle-Expansion Routing Algorithm for Multi-Layer Interconnection (jointly worked)

Proceedings of Asia-Pacific Conference on Circuits and Systems/,356-3611992年-

A CAM-Based Hardware Implementation of the Improved Line Search Algorithm

Transaction of Institute of Electronics, Information, and Communication EngineersJ75-A/12,1837-18481992年-

A Computer NetworkCharacterization in terms of Partial k-trees

Memoirs of the School of Science & Engineering, Waseda University/56,75-861993年-

A Multi-Layer Gridless Routing Method Based on Line-Expansion Algorithm

Transaction of Institute of Electronics, Information, and Communication EngineersJ76-A/3,410-4201993年-

Optimal Constraint Graph Generation Algorithm for Layout Compaction Using Enhanced Plane-Sweep MEthod (jointly worked)

Transaction of Institute of Electronics, Information, and Communication EngineersE76-A/4,507-5121993年-

Chip Compaction Method with Automatic Jog Insertion

Transaction of Institute of Electronics, Information, and Communication EngineersJ76-A/7,968-9781993年-

A Top-Down Hierarchical Global and Detailed Routing Algorithm for Field-Programmable Gate Arrays

Transaction of Institute of Electronics, Information, and Communication EngineersJ76-A/9,1312-13211993年-

A Simultaneous Placement and Global Routing Algorithm for Field-Programmable Gate Arrays (jointly worked)

Proceedings of International Conference on VLSI and CAD/,205-2101993年-

A Simultaneous Placement and Global Routing Algorithm for Symmetric FPGAs (jointly worked)

Proceedings of International Workshop on Field-Programmable Gate Arrays8/,1994年-

WA Timing-Driven Simultaneous Placement and Global Routing Algorithm for Field-Programmable Gate Arrays

Transaction of Information Processing Society of Japan35/5,934-9441994年-

A Simultaneous Placement and Global Routing Algorithm for FPGAs (jointly worked)

Proceedings of International Symposium on Circuits and Systems1/,482-4851994年-

Maple : A Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for Field-Programmable Gate Arrays (jointly worked)

Proceedings of International Conference on Computer-Aided Design/,156-1631994年-

Maple : A Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for Field-Programmable Gate Arrays (jointly worked)

Proceedings of Asia-Pacific Conference on Circuits and Systems/,554-5591994年-

A Top-Down Hierarchical Routing Algorithm for FPGAs with Long-Lines

Transaction of Information Processing Society of Japan35/12,2785-27961994年-

Maple : A Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for Field-Programmable Gate Arrays (jointly worked)

Transaction of Institute of Electronics, Information, and Communication EngineersE77-A/12,2028-20381994年-

Maple : A Simultaneous technology Mapping, Placement, and Global Routing Algorithm for Field-Programmable Gate Arrays

Transaction of Institute of Electronics, Information, and Communication EngineersE77-A/12,2028-20381994年-

A CAM-Based Parallel Fault Simulation Algorithm with Minimal Storage Size

Transaction of Institute of Electronics, Information, and Communication EngineersE78-A/12,1755-17641995年-

A Circuit Patitioning Algorithm with Replication Capability for Multi-FPGA Systems

Transaction of Institute of Electronics, Information, and Communication EngineersE78-A/12,1765-17761995年-

A Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for FPGAs with Path Delay Constraints

Transaction of Institute of Electronics, Information, and Communication EngineersE79-A/3,321-3291996年-

A CAM Based Parallel Fault Simulation Algorithm with Minimal Storage Size

Proceedings of SASIMI '95/,136-1431995年-

Maple-opt : A Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for FPGAs with performance Optimization

Proceedings of Asia and South Pacific Design Automation Conference/,319-3271995年-

A Data Representing Method for Flexible Layout Systems

The Journal of Japan Institute for Interconnecting and Packaging Electronic Circuits11/6,408-4151996年-

A Rontability Cheeking Method in Sketch Layout System

The Journal of Japan Institute for Interconnecting and Packaging Electronic Circuits11/6,416-4221996年-

A Performance-Oriented Circuit Partitioning Algorithm with Logic-Block Replication for Mults-FPGA Systems

Proceedings of Asia-Pacific Conference on Circuits and Systems/,294-2971996年-

Scheduling and Alloeation Algorithm for Entropy CODEC

Proceedings of SASIMI'96/,149-1541996年-

Simultaneous Placement and Global Ronting for Transport-Processing FPGA Layout

Transaction of Institute of Electronics, Information, and Communication EngineersE79-A/12,2140-21501996年-

A Simultaneous Placement and Global Ronting Algorithm with Path Length Constraints for Transport-Processing FPGAs

Proceedings of Asia and South Pacific Design Automation Conference/,569-5781997年-

A Circuit Partition Algorithm with Path Delay Constraints for Multi-FPGA Systems

Transaction of Institute of Electronics, Information, and Communication EngineersE80-A/3,494-5051997年-

A BGA Package Routing Algorithm on Sketch Layout System

The Journal of Japan Institute for Interconnecting and Packaging Electronic Circuits12/4,241-2461997年-

A Performance-Oriented Simultaneous Placement and Global Routing Algorithm for Transport-Processing FPGAs

Transaction of Institute of Electronics, Information and Communication EngineersE80-A/10,1795-18061997年-

Fast Scheduling and Allocation Algorithms for Entropy CODEC

Transaction of Institute of Electronics, Information and Communication EngineersE80-D/10,982-9921997年-

A High-Level Synthesis System for Digital Signal Processing Based on Enumerating Data-Flow Graphs

Proceedings of Asia and South Pacific Design Automation Conference/,265-2741998年-

An Incremental Placement and Global Routing Algorithm for Field-Programmable Gate Arrays

Proceedings of Asia and South Pacific Design Automation Conference/,519-5261998年-

An FPGA Layout Reconfiguration Algorithm Based on Global Routes for Engineering Changes in System Design Specifications

Transaction of Institute of Electronics, Information and Communication EngineersE81-A/5,873-8841998年-

A Fast Scheduling Algorithm Based on Gradual Time-Frame Reduction for Datapath Synthesis

Transaction of Institute of Electronics, Information, and Communication EngineersE81-A/6,1231-12411998年-

Maple-opt : A Performance-Oriented Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for FPGA's

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems17/9,803-8181998年-

A Simultaneous Placement anf Global Routing Algorithm for FPGAs with Power Optimization

Proceedings of Asia-Pacific Conference on Circuits and Systems/,125-1281998年-

A High-Level Synthesis System for Digital Signal Processing Based on Data-Flow Graph Enumeration

Transaction of Institute of Electronics, Information, and Communication EngineersE81-A/12,2563-25751998年-

A Hardware/Software Partitioning Algorithm for Processor Cores of Digital Signal Processing

Proceedings of Asia and South Pacific Design Automation Conference/,335-3381999年-

A Depth-Constrained Technology Mapping Algorithm for Logic-Blocks Composed of Tree-Structured LUTs

Transaction of Institute of Electronics, Information, and Communication EngineersE82-A/3,473-4821999年-

An Optimal Binding Algorithm in High -level Synthesis System for Digital Signal Processing

Transaction of Information Processing Society of Japan40/4,1565-15771999年-

Fast Motion Estimation Scheme for Video Coding Using Feature Vector Matching and Motion Vector's Correlations

Journal of Circuits,Systems, and Computers9/1 & 2,67-821999年-

A Simultaneous Placement and Global Routing Algorithm for FPGAs with Power Optimization

Journal of Circuits,System,and Computers9/1 & 2,99-1121999年-

A Hardware/Software Cosynthesis System for Digital Signal Processor

IEICE Transactions on Fundamentals of Electronics,Communications and Computer SciencesE 82-A/11,2325-23371999年-

An Area/Time Optimizing Algorithm in High-Level Synthesis for Control-Based Handwares

Proceedings of ASP-DAC 2000/,309-3122000年-

A Hardware/Software Cosynthesis System for Digital Signal Processor Cores with Two Types of Register Files

IEICE Transactions on Fundamentals of Electronics,Communications and Computer SciencesE 83-A/3,442-4512000年-

A Behavioral Synthesis System for Processors with Content Addressable Memories

Proc. Synthesis and System Integration of Mixed Technologies(SASIMI2000)/,56-632000年-

A High Performance Embedded Wavelet Video Coder

IEICE Trans. FundamentalsE83-A/6,979-9862000年-

A Hardware/Software Partitioning Algorithm for Digital Signal Processor Cores with Two Types of Register Files

Proc. IEEE Asia-Pacific Conf. on Circuits and Systems(APCCAS2000)/,544-5472000年-

CAM Processor Synthesis Based on Behavioral Descriptions

IEICE Trans. FundamentalsE83-A/12,2464-24732000年-

Area/Delay Estimation for Digital Signal Processor Cores

Proc. of ASP-DAC 2001/,156-1612001年-

A Hardware/Software Cosynthesis System for CAM Processors

Proc. SASIMI 2001/, 37-442001年-

An Area/Time Optimizing Algorithm in High-Level Synthesis of Control-Based Hardwares

IEICE Trans. on FundamentalsE84-A/5, 1166-11762001年-

Area and Delay Estimation in Hardware/Software Cosynthesis for Digital Signal Processor Cores

IEICE Trans. on FundamentalsE84-A/11, 2639-26472001年-

A New Hardware/Software Partitioning Algorithm for DSP Processor Cores with Two Types of Register Files

IEICE Trans. On FundamentalsE84-A/11, 2802-28072001年-

VLSI Architecture for a Flexible Motion Estimation with Parameters

ASP-DAC/VLSI Design 2002/, 452-4572002年-

High-Level Area/Delay/Power Estimation for Low Power System VLSIs with Gated Clocks

IEICE Trans. on FundamentalsE85-A/4, 827-8342002年-

System-level Function and Architecture Codesign for Optimization of MPEG Encoder

ITC-CSCC'02/,2002年-

A Software/Hardware Codesign for MPEG Encoder

FIT 2002/,2002年-

An algorithm and a flexible architecture for fast block-matching motion estimation

IEICE Trans. on FundamentalsE85-A/12, 2603-26112002年-

A high-level energy-optimizing algorithm for system VLSIs with Gated Clocks

IEICE Trans. on FundamentalsE85-A/12, 2655-26662002年-

An algorithm of hardware unit generation for processor core synthesis with pasked SIMD type instructions

Proc. of APCCAS 2002/,2002年-

A hardware/software partitioning algorithm for SIMD processor cores

Proc. of ASP-DAC 2003/, 135-1402003年-

An Instruction-Set Simulator Generator for SIMD Processor Cores

Proc. of SASIMI2003pp.160--1672003年-

A Hardware/Software Cosynthesis System for Processor Cores with Content Addressable Memories

IEICE Trans. on FundamentalsVol.E86-A, No.5, pp.1082--10922003年-

A Parallel Algorithm of GENEHUNTER on Multi-Processors

The American Society of Human Genetics2003年-

ldlight:A Fast Haplotype Inference Algorithm for Large-Scale Unphased Diploid Genotype Data based on EM Algorithm and Graph Theoretical Data Structure

The American Society of Human Genetics2003年-

Area/Delay Estimation for Digital Signal Processor Cores

Proc. of ASP-DAC 2001pp.156-1612001年01月-

CAM Processor Synthesis Based on Behavioral Descriptions

IEICE Trans. Fundamentalsvol.E83-A, no.12, pp.2464-24732000年12月-

A Hardware/Software Partitioning Algorithm for Digital Signal Processor Cores with Two Types of Register Files

Proc. IEEE Asia-Pacific Conf. on Circuits and Systems (APCCAS2000)pp.544-5472000年12月-

A High Performance Embedded Wavelet Video Coder

IEICE Trans. Fundamentalsvol.E83-A, no.6, pp.979-9862000年06月-

A Behavioral Synthesis System for Processors with Content Addressable Memories

Proc. Synthesis and System Integration of Mixed Technologies (SASIMI2000)pp.56-632000年04月-

書籍等出版物

最新VLSIの開発設計とCAD(共著)

ミマツデータシステム1994年-

講演・口頭発表等

クロックグリッチを利用した故障攻撃に対するカウンタを用いた耐タンパAES暗号回路

DAシンポジウム20122012年08月29日

詳細

口頭発表(一般)

State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装

DAシンポジウム20122012年08月29日

詳細

口頭発表(一般)

温度特性を考慮したRDRアーキテクチャ向け高位合成手法

DAシンポジウム20122012年08月29日

詳細

口頭発表(一般)

キャッシュ構成の高速シミュレーションを利用した不揮発メモリによる二階層キャッシュ構成の評価

DAシンポジウム20122012年08月29日

詳細

口頭発表(一般)

動的複数電源電圧およびフロアプラン統合化アーキテクチャを対象とした低電力化高位合成手法

DAシンポジウム20122012年08月29日

詳細

口頭発表(一般)

HDRアーキテクチャを対象としたクロックゲーティングを用いた低電力高位合成手法

DAシンポジウム20122012年08月29日

詳細

口頭発表(一般)

2コアプロセッサを対象とする正確で高速なヘテロL1キャッシュシミュレーション

DAシンポジウム20122012年08月29日

詳細

口頭発表(一般)

複数のキャッシュ構成を同時に表現するデータ構造とこれを用いた高速で正確な2コアキャッシュシミュレーション

第25回 回路とシステムワークショップ2012年07月30日

詳細

口頭発表(一般)

高集積かつ高周波な回路に対応した複数電源電圧指向の高位合成手法

第25回 回路とシステムワークショップ2012年07月30日

詳細

口頭発表(一般)

可視グラフによる屋内環境モデル化に基づく屋内環境向けナビゲーションシステム

マルチメディア,分散,協調とモバイル(DICOMO2012)シンポジウム2012年07月04日

詳細

口頭発表(一般)

空間認知を利用した歩行者のための屋内ナビゲーションシステム設計

マルチメディア,分散,協調とモバイル(DICOMO2012)シンポジウム2012年07月04日

詳細

口頭発表(一般)

センサネットワーク低消費電力化のためのS-MACプロトコルduty cycle最適化手法

マルチメディア,分散,協調とモバイル(DICOMO2012)シンポジウム2012年07月04日

詳細

口頭発表(一般)

State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装

電子情報通信学会信学技報2012年07月01日

詳細

口頭発表(一般)

HDRアーキテクチャを対象とした高速かつ効率的な複数電源電圧指向の高位合成手法

電子情報通信学会信学技報2012年05月01日

詳細

口頭発表(一般)

セレクタ論理を利用した高速補間演算器設計

情報処理学会 第155回SLDM・第24回EMB合同研究発表会(ETNET2013)2012年03月02日

詳細

口頭発表(一般)

RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法

情報処理学会 第155回SLDM・第24回EMB合同研究発表会(ETNET2013)2012年03月02日

詳細

口頭発表(一般)

2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法

情報処理学会 第155回SLDM・第24回EMB合同研究発表会(ETNET2013)2012年03月02日

詳細

口頭発表(一般)

スキャンシグネチャを利用したTriple DESに対するスキャンベース攻撃の実装実験

SCIS2012 暗号と情報セキュリティシンポジウム2012年02月01日

詳細

口頭発表(一般)

スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法

第153回システムLSIシステム設計技術研究発表会2011年11月28日

詳細

口頭発表(一般)

HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法

第152回システムLSIシステム設計技術研究発表会2011年10月25日

詳細

口頭発表(一般)

スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法

第152回システムLSIシステム設計技術研究発表会2011年10月25日

詳細

口頭発表(一般)

共有バス方式とバスマトリクス方式を用いたネットワークプロセッサのバス競合の性能比較評価

Proceedings of the 2011 IEICE Society Conference2011年09月16日

詳細

口頭発表(一般)

2コアプロセッサアーキテクチャを対象とする正確なキャッシュ構成シミュレーションの高速化に対する一考察

Proceedings of the 2011 IEICE Society Conference2011年09月16日

詳細

口頭発表(一般)

セレクタ論理帰着型重み付き加算器を用いた超解像処理と比較実験

Proceedings of the 2011 IEICE Society Conference2011年09月15日

詳細

口頭発表(一般)

動きベクトルを考慮した遅延オーバーヘッドのないハードウェア向き適応的並列補間手法

Proceedings of the 2011 IEICE Society Conference2011年09月15日

詳細

口頭発表(一般)

複数電源電圧および複数サイクルレジスタ間通信指向の低電力化高位合成手法

情報処理学会DAシンポジウム20112011年08月31日

詳細

口頭発表(一般)

歩行者ナビゲーションのための屋内環境での空間認知

マルチメディア,分散,協調とモバイル(DICOMO2011)シンポジウム2011年07月07日

詳細

口頭発表(一般)

屋内環境モデル化と柔軟な歩行経路生成手法

マルチメディア,分散,協調とモバイル(DICOMO2011)シンポジウム2011年07月07日

詳細

口頭発表(一般)

セレクタ論理帰着型重み付き加算器を用いた超解像処理

電子情報通信学会VLSI設計技術研究会2011年05月19日

詳細

口頭発表(一般)

特許

整理番号:319

ハプロタイプ推定方法、推定装置、プログラム(日本, アメリカ)

柳澤 政生, 鎌谷 直之

特願2003-327943、特開2005- 92719

整理番号:516

SNP遺伝子型分類方法、SNP遺伝子型分類装置およびSNP遺伝子型分類プログラム(日本)

柳澤 政生

特願2004-296945、特開2007-150681

外部研究資金

科学研究費採択状況

研究種別:

ロバスト超低電圧回路設計技術に関する研究

2015年-0月-2018年-0月

配分額:¥4940000

研究種別:

故障利用攻撃を検出できる耐タンパー暗号回路設計に関する研究

2012年-0月-2015年-0月

配分額:¥5460000

研究種別:

暗号処理向け組み込みLSIとそのテスト設計環境の構築

配分額:¥4680000

研究種別:基盤研究(A)

記号とパターンの統合によるin silicoバイオインフォマティックス

2005年-2007年

研究分野:感性情報学・ソフトコンピューティング

配分額:¥45630000

研究種別:

生物から発生する音を利用した自律的水中観測システムの研究開発および揚子江調査

配分額:¥13300000

研究種別:

遺伝統計学アルゴリズムを高速実行する再構成可能LSIシステムの開発

配分額:¥3500000

研究種別:

鯨類観測AUVの研究開発

配分額:¥36790000

研究種別:

デジタル信号処理用FPGAおよび専用CADツールの開発

配分額:¥3400000

研究種別:

VLSIシステム設計教育カリキュラムの開発

配分額:¥19800000

研究種別:

情報科学のための教育用マイクロプロセッサシステムの開発

配分額:¥18100000

研究種別:

柔軟性の高いLSIレイアウト設計手法に関する研究

配分額:¥900000

研究種別:

柔軟性の高いLSIレイアウト設計手法に関する研究

配分額:¥800000

研究種別:

計算機工学・集積回路工学教育研究用マイクロプロセッサの開発

配分額:¥9200000

研究資金の受入れ状況

実施形態:共同研究

LSI (SoC) 設計および計算機支援設計(CAD)手法1987年-

実施形態:受託教育

ゲノム解析2000年-2007年

実施形態:受託教育

適応デバイス用合成ツール1997年-1999年

学内研究制度

特定課題研究

高速かつ低電力なソフトエラー耐性をもつラッチの設計

2017年度

研究成果概要:As semiconductor technology continues scaling down, the reliability issue has become much more critical than ever b...As semiconductor technology continues scaling down, the reliability issue has become much more critical than ever before.  Unlike traditional hard-errors caused by permanent physical damage which can’t be recovered in field, soft errors are caused by radiation or voltage/current fluctuations that lead to transient changes on internal node states, thus they can be viewed as temporary errors.  However, due to the unpredictable occurrence of soft errors, it is desirable to develop soft error tolerant designs.  For this reason, soft error tolerant design techniques have gained great research interest.  In this research, low-power soft error tolerant SHC latch is proposed using C-elements.  SHC latch and existing soft error tolerant latch are implemented and evaluated by spice simulator.  80.52% power reduction at maximum is achieved by SHC latch compared with HiPeR latch.  66.04% delay reduction at maximum is achieved by improved SHC latch compared with FERST latch. 

複合的なセンサによる人体動作解析システムに関する研究

2014年度共同研究者:史 又華

研究成果概要: 筋主体の人体動作解析システムを構築するための基礎研究として,筋硬度計,および超音波エラストグラフィを用いて等張性収縮時,等尺性収縮時の筋硬度の変化を測定し,肘関節角度や負荷と,筋硬度との相関性を求めた.本研究では,骨格筋の主に上... 筋主体の人体動作解析システムを構築するための基礎研究として,筋硬度計,および超音波エラストグラフィを用いて等張性収縮時,等尺性収縮時の筋硬度の変化を測定し,肘関節角度や負荷と,筋硬度との相関性を求めた.本研究では,骨格筋の主に上腕二頭筋に狙いを絞り,筋繊維と並行に三点,筋硬度測定位置を定め,等張性収縮時の各々の筋硬度の違いを調べた.この実験により,等張性収縮時,肘関節角度に応じて,肩から肘の間で最も筋硬度が高い位置が移動する現象を定量的に確認した.これにより,上腕二頭筋の複数位置の筋硬度測定値と,等張性収縮時の肘関節角度との相関性が高いことが分かり,筋硬度からの肘関節角度推定の実現性を示した.

デジタル信号処理用FPGAおよび専用CADツールの開発

1998年度

研究成果概要: デジタル信号処理を目的としたFPGAを用いた回路設計は、以下に示す4つの段階的な設計工程に基づいて行われている。本研究では、この4つの各設計工程にFPGAボードの製作を加えた、5つの研究テーマに関して研究を行った。(1) ハー... デジタル信号処理を目的としたFPGAを用いた回路設計は、以下に示す4つの段階的な設計工程に基づいて行われている。本研究では、この4つの各設計工程にFPGAボードの製作を加えた、5つの研究テーマに関して研究を行った。(1) ハードウェア/ソフトウェア協調合成では、従来、提案していた1種類のレジスタの使用を前提としたアルゴリズムを、2種類のレジスタを持った協調合成アルゴリズムに拡張するとともに、そのための並列化コンパイラを提案・構築した。これにより、演算精度を保った状態で、レイアウト面積の削減を実現することを示した。(2) 高位合成では、データフローグラフ列挙アルゴリズム、高速スケジューリング・アルゴリズム、ならびに、最適解を保証したリソースバインディングアルゴリズムを提案した。(3) 論理合成では、深さの制約値dが与えられたときに、論理の深さをdに抑え、かつ、論理ブロック数を最小化する発見的なテクノロジーマッピング・アルゴリズムを構築した。(4) レイアウトでは、消費電力の低減を目的とした配置と概略配線アルゴリズムし、配線混雑度および実行時間は10%程度増加するが、約10%の消費電力を削減可能であることを示した。また、FPGAのマクロブロックを考慮して配置と概略配線を行うアルゴリズムの構築を行い、この有効性を示した。さらに、レイアウト再構成手法を提案し、追加されるLUTの割合が20%以下ならば、提案手法が有効でることを示した。(5) FPGAボードの製作では、ディジタル信号処理アプリケーションの高速実行を目的とした動的再構成可能システムであるマルチFPGAボードを考案し、製作を行った。応用例として、JPEGエンコーダを実装した結果、計算機によるソフトウェア処理に比較して2倍の処理速度を達成した。この研究成果は日本工業新聞の取材を受け、新聞に掲載された。以上の研究成果により、デジタル信号処理用FPGAのためのCADツールの開発およびFPGAボードの製作ができ、当初の研究の目的をほぼ、はたすことができた。

デジタル信号処理プロセッサを対象とした高位合成手法

1999年度

研究成果概要: 本研究では、ハードウェア/ソフトウェア協調合成手法、ならびに、高位合成手法に焦点をあてて研究を行った。以下では、それぞれについて概要を示す。1.ハードウェア/ソフトウェア協調合成手法 ディジタル信号処理用プロセッサを対象としたハ... 本研究では、ハードウェア/ソフトウェア協調合成手法、ならびに、高位合成手法に焦点をあてて研究を行った。以下では、それぞれについて概要を示す。1.ハードウェア/ソフトウェア協調合成手法 ディジタル信号処理用プロセッサを対象としたハードウェア/ソフトウェア協調合成アルゴリズムに関する研究を行った。ハードウェア/ソフトウェア協調合成とは、システムVLSI全体において、ハードウェアとして実現する部分とソフトウェアとして実現する部分を決定する問題であり、システムVLSI全体の性能、ひいては、このようなシステムVLSIを包含する機器(例えば情報携帯端末等)の価格、面積、性能を決定するものである。本研究で想定するプロセッサは、内部にアドレッシングユニット、ハードウェアルーピング機構、ハーバードアーキテクチャ等に代表される専用ハードウェアユニットを持ち、これらをどのように設計し有機的に組み合わせていくか、がプロセッサ性能を引き出す鍵となる。昨年度より、このテーマの研究を行い、ディジタルプロセッサコアを対象としたアルゴリズムの基本戦略を構築した。本年度は2種類のレジスタを持った協調合成アルゴリズムに拡張するとともに、そのために必要となる、プロセッサコアの面積・遅延見積り手法、ならびに、ハードウェア/ソフトウェア分割手法を提案し、その有効性を示した。2.高位合成手法 ディジタル信号処理のハードウェアは通常、複雑なデータパスによって実現される。本研究室では、C言語のサブセットによって記述された動作記述を入力とし、レジスタトランスファ(RT:状態遷移図)レベルのハードウェア記述(HDL: Hardware Description Language)を合成する高位合成システムを提案している。本年度は、このシステムの構成要素の1つとなる、最適解を保証するリソースバインディング手法を提案し、その有効性を示した。また、制御処理を主体とするハードウェアを対象とした高位合成システムの開発を行った。これは、画像符号化・復号化、プロトコル処理、あるいは、暗号処理といった、ビット処理もしくは条件分岐処理から構成されるアプリケーションプログラムをターゲットとしている。本研究では、このシステムの基本的戦略をたてるとともに、ハードウェア記述の自動生成手法、ならびに、面積・時間最適化手法を提案し、その有効性を示した。

デジタル信号処理プロセッサを対象とした高位合成手法

2000年度

研究成果概要: 本研究では、昨年度に引き続きハードウェア/ソフトウェア協調合成手法、ならびに、高位合成手法に焦点をあてて研究を行った。以下では、それぞれについて概要を示す。1.ハードウェア/ソフトウェア協調合成手法 ディジタル信号処理用プロセッ... 本研究では、昨年度に引き続きハードウェア/ソフトウェア協調合成手法、ならびに、高位合成手法に焦点をあてて研究を行った。以下では、それぞれについて概要を示す。1.ハードウェア/ソフトウェア協調合成手法 ディジタル信号処理用プロセッサを対象としたハードウェア/ソフトウェア協調合成アルゴリズムに関する研究を行った。ハードウェア/ソフトウェア協調合成とは、システムVLSI全体において、ハードウェアとして実現する部分とソフトウェアとして実現する部分を決定する問題であり、システムVLSI全体の性能、ひいては、このようなシステムVLSIを包含する機器(例えば情報携帯端末等)の価格、面積、性能を決定するものである。本研究で想定するプロセッサは、内部にアドレッシングユニット、ハードウェアルーピング機構、ハーバードアーキテクチャ等に代表される専用ハードウェアユニットを持ち、これらをどのように設計し有機的に組み合わせていくか、がプロセッサ性能を引き出す鍵となる。一昨年度より、このテーマの研究を行っており、本年度は、ディジタル信号処理プロセッサコアを対象としたアルゴリズムにおける、プロセッサコアの面積・遅延見積り手法、ハードウェア/ソフトウェア分割手法、並列化Cコンパイラを提案し、その有効性を示した。また、システムレベルにおける協調合成アルゴリズムを提案した。2.高位合成手法 ディジタル信号処理のハードウェアは通常、複雑なデータパスによって実現される。本研究室では、C言語のサブセットによって記述された動作記述を入力とし、レジスタトランスファ(RT:状態遷移図)レベルのハードウェア記述(HDL: Hardware Description Language)を合成する高位合成システムを提案している。本年度は、与えたれた時間の中で最適な解を求めるリソースバインディング手法を提案し、その有効性を示した。これは、ヒューリスティックな手法と分枝限定法を組み合わせたものである。また、制御処理を主体とするハードウェアを対象とした高位合成システムの開発を行った。これは、画像符号化・復号化、プロトコル処理、あるいは、暗号処理といった、ビット処理もしくは条件分岐処理から構成されるアプリケーションプログラムをターゲットとしている。本年度は、面積・遅延を見積もる手法、ならびに、面積・時間最適化手法を提案し、その有効性を示した。

動的再構成可能LSIによる柔軟性の高いシステムの開発

2002年度

研究成果概要: 本研究では,動的再構成可能LSIを用いた柔軟性の高い優れたデジタル信号処理システムを構築するために有効なFPGAの設計および製作,ならびに,その専用のCAD(計算機支援設計)ツールの開発を行った.研究成果を以下にまとめる. 1.... 本研究では,動的再構成可能LSIを用いた柔軟性の高い優れたデジタル信号処理システムを構築するために有効なFPGAの設計および製作,ならびに,その専用のCAD(計算機支援設計)ツールの開発を行った.研究成果を以下にまとめる. 1.動的再構成可能LSIシステムとCADの開発:動的再構成可能LSIシステムをパラメタライズすることにより自動合成する手法を提案するとともに,そのシステムを対象としたスケジューリング手法を提案し,これらの有効性を示した. 2.ハードウェア/ソフトウェア協調合成CADツールの開発:2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成手法の開発を行った.ここでは特に,ハードウェア/ソフトウェア分割手法,面積/遅延見積り手法,並列Cコンパイラの開発を行った.また,連想メモリ(CAM)を対象としたハードウェア/ソフトウェア協調合成手法の開発を行った. 3.高位合成CADツールの開発:制御処理を主体としたハードウェアを対象とした高位合成CAD手法の開発を行った.ここでは特に,面積/遅延見積り手法,面積/遅延見積り最適化手法,合成時間に制約を与えたときに最良のリソースバインディング結果を与える手法の開発を重点的に行った. 4.レイアウト手法の開発:合成の最終工程であるレイアウト設計を対象として,上流レベルから面積/遅延を見積る手法,クロストークを考慮した手法を開発した. 5. FPGA応用:応用例として,動画像符号化アルゴリズムの高速化を考察した.

遺伝統計学アルゴリズムを高速実行する再構成可能LSIシステムの開発

2004年度

研究成果概要:本研究では,複数の遺伝統計学アルゴリズムを高速に実行するLSIを搭載したシステムを構築することを主たる目的とする.このために本年度は昨年度に引き続き,まず,遺伝統計学アルゴリズム,再構成可能LSI,および,CAD技術に関する調査を...本研究では,複数の遺伝統計学アルゴリズムを高速に実行するLSIを搭載したシステムを構築することを主たる目的とする.このために本年度は昨年度に引き続き,まず,遺伝統計学アルゴリズム,再構成可能LSI,および,CAD技術に関する調査を行った.その後、SIMD型プロセッサコア向けHW/SW分割における内部演算並列度最適化手法、IP再利用を考慮したシステムLSIにおけるプロセッサコア合成システム、消費電力最適化をめざしたスレッド分割手法、フロアプランとタイミング制約に基づくレジスタ間データ転送を考慮した高位合成手法、レジスタ分散型アーキテクチャを対象とするフロアプランを考慮した高位合成手法、ランレングス符号化を利用したスキャンチェイン再構成手法、マルチスキャンを対象としたテストデータ圧縮手法、Invader Assay法の出力結果の自動クラスタリング手法-最短距離法を初期値としたMCMCによる手法、ゲノムワイドなcase-control association studiesにおける多重比較手法などに関する研究を行い、その研究成果を学会において発表した。また、再構成可能LSI用アーキテクチャの詳細の検討およびシミュレーションにより検証を行った.来年度はさらに研究を発展させてゆく。

携帯情報機器を対象とした楕円曲線暗号LSIの試作と自動合成システムに関する研究

2005年度

研究成果概要:本研究では、携帯情報機器に搭載することを前提として、楕円曲線暗号に特化したアーキテクチャを考案し、回路試作することを主たる目的として研究を行った。主な研究成果を以下に示す。1.暗号技術による安全性に着目した上で、ワードベースモンゴ...本研究では、携帯情報機器に搭載することを前提として、楕円曲線暗号に特化したアーキテクチャを考案し、回路試作することを主たる目的として研究を行った。主な研究成果を以下に示す。1.暗号技術による安全性に着目した上で、ワードベースモンゴメリ乗算器を設計し、それを搭載した楕円曲線暗号LSIアーキテクチャを提案した。ワードベースモンゴメリ乗算器のワード幅、個数の構成を変更可能な160ビット楕円曲線暗号LSIアーキテクチャを提案し、計算機上に実装することで評価した。この乗算器が20個の構成で回路面積は126Kゲートであり、174MHz で動作させた場合、160ビットの暗号化を3.6msで実行可能である。既存研究との比較では、同程度の回路面積の楕円曲線暗号LSIと比較して、処理時間を16%削減できることを示した。2.メディア処理LSIの高性能化に着目した上で、スレッド分割アルゴリズムとスレッドに対するGated Clockを用いた低消費電力化手法を提案した。スレッド分割を適用する前の回路と比較して、スレッド分割を適用した回路の平均待機状態を増やすことで、待機状態にあるサブスレッドに対しGated Clockを適用し、効果的な消費電力削減を実現している。提案手法を評価するため、画像処理アプリケーションとしてJPEGエンコーダを実装し、提案アルゴリズムを適用した場合としない場合とで、各モジュールとJPEGエンコーダの消費電力と消費エネルギを比較した。提案手法では、スレッドに対するGated Clockを適用しているため、Gated Clock制御回路の面積オーバーヘッドは小さく、増加を3%までに抑えている。消費電力の大きなレジスタファイルをスレッド内に生成するスレッド分割アルゴリズムを適用することで、消費電力を最大で48%削減し、JPEGエンコーダの消費エネルギを33%削減できることを示した。

FPGAを用いた遺伝統計学アルゴリズムのハードウェア設計

2006年度

研究成果概要:ヒトゲノムのDNAの全塩基配列を解読する構造解析は終わり、ゲノムの解析作業は構造解析により得られたDNA塩基配列から遺伝子の働きを解読する機能解析に移行している。機能解析の中でも、遺伝子情報からSNP(スニップ)やマイクロサテライ...ヒトゲノムのDNAの全塩基配列を解読する構造解析は終わり、ゲノムの解析作業は構造解析により得られたDNA塩基配列から遺伝子の働きを解読する機能解析に移行している。機能解析の中でも、遺伝子情報からSNP(スニップ)やマイクロサテライトといった多型情報を得て、これを基にハプロタイプやディプロタイプを遺伝統計学アルゴリズムによって求め解析し、病気等の原因となっている遺伝子を特定することは、将来行われるであろうテーラーメイド医療に必須である。遺伝統計学アルゴリズムとしては連鎖不平衡解析が有力であり、EMアルゴリズムに基づく方法、MCMC法、Pooled DNA法が知られている。しかし、これらのアルゴリズムはいずれも膨大な時間を要するものであり、ソフトウェアによる改善だけでは実用的なものを開発するのは難しい状況である。本研究では、FPGAを用いることによって、遺伝統計学アルゴリズムを高速に実行するハードウェアシステムを構築することを主たる目的とする。このために、まず、FPGA、遺伝統計学アルゴリズム、および、CAD技術に関する調査を行った。その後、アプリケーションプロセッサのデータキャッシュ構成最適化手法、SIMD型プロセッサコアの自動合成のためのパイプライン演算ユニット生成手法、HW/SW協調合成におけるアプリケーションプロセッサの面積/遅延見積もり手法、レジスタ分散・共有併用型アーキテクチャを対象としたフロアプランを考慮した高位合成手法、動的再構成可能なマルチレート対応LDPC符号複号器の実装、アプリケーションプロセッサのフォワーディングユニット最適化手法、XMLをベースとしたCDFGマニピュレーションフレームワーク:CoDaMaなどに関する研究を行い、その研究成果を学会において発表した。また、FPGAを用いたハードウェア・アーキテクチャの詳細の検討およびシミュレーションにより検証を行った。

現在担当している科目

科目名開講学部・研究科開講年度学期
IoTシステム設計基幹理工学部2019春学期
IoTシステム設計基幹理工学部2019春学期
IoTシステム設計基幹理工学部2019春学期
電子物理システム概論基幹理工学部2019春学期
電子物理システム概論 【前年度成績S評価者用】基幹理工学部2019春学期
電子物理システム演習A基幹理工学部2019春学期
電子物理システム演習A 【前年度成績S評価者用】基幹理工学部2019春学期
情報数学基幹理工学部2019秋学期
情報数学  【前年度成績S評価者用】基幹理工学部2019秋学期
論理回路基幹理工学部2019春学期
論理回路 【前年度成績S評価者用】基幹理工学部2019春学期
電子物理システム演習B基幹理工学部2019秋学期
電子物理システム演習B 【前年度成績S評価者用】基幹理工学部2019秋学期
電子物理システム実験A基幹理工学部2019秋学期
電子物理システム実験A 【前年度成績S評価者用】基幹理工学部2019秋学期
電子物理システム実験B基幹理工学部2019春学期
電子物理システム実験B 【前年度成績S評価者用】基幹理工学部2019春学期
電子物理システム実験C基幹理工学部2019秋学期
電子物理システム実験C 【前年度成績S評価者用】基幹理工学部2019秋学期
電子物理システム特別演習基幹理工学部2019秋学期
卒業論文A基幹理工学部2019春学期
卒業論文A基幹理工学部2019秋学期
卒業論文A  【前年度成績S評価者用】基幹理工学部2019春学期
卒業論文B基幹理工学部2019秋学期
卒業論文B基幹理工学部2019春学期
卒業論文B  【前年度成績S評価者用】基幹理工学部2019秋学期
LSIアーキテクチャ基幹理工学部2019春クォーター
離散数学基幹理工学部2019春学期
離散数学基幹理工学部2019春学期
離散数学 【前年度成績S評価者用】基幹理工学部2019春学期
計算機支援設計基幹理工学部2019秋クォーター
計算機支援設計基幹理工学部2019秋クォーター
Research Project B基幹理工学部2019春学期
Research Project B 【前年度成績S評価者用】基幹理工学部2019春学期
Research Project C基幹理工学部2019秋学期
Research Project C 【前年度成績S評価者用】基幹理工学部2019秋学期
Research Project A基幹理工学部2019秋学期
Research Project D基幹理工学部2019春学期
IoTシステム設計大学院基幹理工学研究科2019春学期
IoTシステム設計大学院創造理工学研究科2019春学期
IoTシステム設計大学院先進理工学研究科2019春学期
修士論文(電子)大学院基幹理工学研究科2019通年
修士論文(情報・通信)大学院基幹理工学研究科2019通年
Research on Design and Analysis Systems大学院基幹理工学研究科2019通年
設計解析システム研究大学院基幹理工学研究科2019通年
高位検証技術研究大学院基幹理工学研究科2019通年
Research on Integrated System Design大学院基幹理工学研究科2019通年
集積システム設計研究大学院基幹理工学研究科2019通年
無線通信回路技術研究大学院基幹理工学研究科2019通年
計算機支援設計大学院基幹理工学研究科2019秋クォーター
計算機支援設計大学院基幹理工学研究科2019秋クォーター
Seminar on Design and Analysis Systems A大学院基幹理工学研究科2019春学期
設計解析システム演習A大学院基幹理工学研究科2019春学期
Seminar on Design and Analysis Systems B大学院基幹理工学研究科2019秋学期
設計解析システム演習B大学院基幹理工学研究科2019秋学期
Seminar on Design and Analysis Systems C大学院基幹理工学研究科2019春学期
設計解析システム演習C大学院基幹理工学研究科2019春学期
Seminar on Design and Analysis Systems D大学院基幹理工学研究科2019秋学期
設計解析システム演習D大学院基幹理工学研究科2019秋学期
高位検証技術演習A大学院基幹理工学研究科2019春学期
高位検証技術演習B大学院基幹理工学研究科2019秋学期
高位検証技術演習C大学院基幹理工学研究科2019春学期
高位検証技術演習D大学院基幹理工学研究科2019秋学期
Seminar on Integrated System Design A大学院基幹理工学研究科2019春学期
集積システム設計演習A大学院基幹理工学研究科2019春学期
Seminar on Integrated System Design B大学院基幹理工学研究科2019秋学期
集積システム設計演習B大学院基幹理工学研究科2019秋学期
Seminar on Integrated System Design C大学院基幹理工学研究科2019春学期
集積システム設計演習C大学院基幹理工学研究科2019春学期
Seminar on Integrated System Design D大学院基幹理工学研究科2019秋学期
集積システム設計演習D大学院基幹理工学研究科2019秋学期
無線通信回路技術演習A大学院基幹理工学研究科2019春学期
無線通信回路技術演習B大学院基幹理工学研究科2019秋学期
無線通信回路技術演習C大学院基幹理工学研究科2019春学期
無線通信回路技術演習D大学院基幹理工学研究科2019秋学期
Research on Design and Analysis Systems大学院基幹理工学研究科2019通年
設計解析システム研究大学院基幹理工学研究科2019通年
Seminar on Design and Analysis Systems A大学院基幹理工学研究科2019春学期
設計解析システム演習A大学院基幹理工学研究科2019春学期
Seminar on Design and Analysis Systems B大学院基幹理工学研究科2019秋学期
設計解析システム演習B大学院基幹理工学研究科2019秋学期
Seminar on Design and Analysis Systems C大学院基幹理工学研究科2019春学期
設計解析システム演習C大学院基幹理工学研究科2019春学期
Seminar on Design and Analysis Systems D大学院基幹理工学研究科2019秋学期
設計解析システム演習D大学院基幹理工学研究科2019秋学期
Master's Thesis (Department of Computer Science and Communications Engineering)大学院基幹理工学研究科2019通年
設計解析システム研究大学院基幹理工学研究科2019通年
高位検証技術研究大学院基幹理工学研究科2019通年
集積システム設計研究大学院基幹理工学研究科2019通年
無線通信回路技術研究大学院基幹理工学研究科2019通年
設計解析システム研究大学院基幹理工学研究科2019通年
設計解析システム研究大学院基幹理工学研究科2019通年
情報理工・情報通信特別演習A大学院基幹理工学研究科2019春学期
情報理工・情報通信特別演習B大学院基幹理工学研究科2019秋学期
生命設計解析システム研究大学院先進理工学研究科2019通年
生命設計解析システム研究大学院先進理工学研究科2019通年